集成悬臂开关制造技术

本公开涉及集成悬臂开关。一种纳米级机电开关形式的集成晶体管消除了CMOS电流泄露并且提高了开关速度。纳米级机电开关以从衬底的一部分延伸到腔中的半导悬臂为特征。悬臂响应于施加到晶体管栅极的电压而弯曲，因此在栅极下方形成导电沟道。当器件关断时，悬臂回到它的静止位置。这种悬臂的移动将电路断开，在栅极下方恢复不允许电流流动的空洞，因此解决了泄露的问题。纳米机电开关的制作与现有的CMOS晶体管制作流程兼容。通过掺杂悬臂并且使用背偏置和金属悬臂末端，可以进一步改进开关的灵敏度。纳米机电开关的面积可以小至0.1x0.1μm

【技术实现步骤摘要】
集成悬臂开关本申请是2015年9月18日提交的、申请号为201510599756.7、专利技术名称为“集成悬臂开关”的中国专利技术专利申请的分案申请。
本公开总体上涉及先进的晶体管的几何结构并且涉及与微电子电路一起集成的机电器件。
技术介绍
存在将电子器件与机械结构组合以形成用作例如微型传感器和致动器的电子控制移动部件的微机电系统(MEMs)。图1中示出了典型的作为平面晶体管的MEMs器件，其中导电沟道电耦合到源极但是与漏极分离。当电流施加到栅极时，导电沟道的分离端与漏极接触，从而闭合电路并且接通晶体管开关。像其他MEMs器件一样，在图1中示出的器件的电部分在基本上同一水平面中靠近机械部分布置。作为结果，总体占位面积(footprint)相当大，在10x10μm2的量级，而最新水平的电子电路现在以纳米测量，大约比MEMs器件小1000倍。目前MEMs器件相对大的尺寸限制了它们的生产、包装密度、精度、灵敏度以及经济价值。
技术实现思路
纳米机电开关形式的集成晶体管消除了电流泄露并且提高了开关速度。纳米机电开关以从衬底的一部分到腔内延伸的半导悬臂为特征。悬臂响应于施加到晶体管栅极的电压而弯曲，因此在栅极下方形成导电沟道。当器件关断时，悬臂回到它的静止位置，断开电路并且在栅极下方恢复不允许电流流动的空洞。因此，关断状态电流被迫为零，因此解决了泄露的问题。纳米机电开关的制作与现有的CMOS晶体管制作工艺兼容。背部偏置的使用以及悬臂上的金属末端可以进一步改进开关的灵敏度。纳米机电开关的占位面积可以小至0.1x0.1μm2。附图说明在附图中，相同的附图标记标识相似的元件或动作。元件的尺寸和相对位置在附图中不一定成比例绘制。图1A是根据现有技术的现有的平面MEMs开关50的图像透视图。图1B是源于示出图1A中所示的现有的平面MEMs开关50的俯视平面图的图片，其中指示了长度尺度。图2是根据如在本文中描述的一个实施例的流程图，该流程图示出了制作如在图3A-图6B中图示的纳米级机电开关的方法中的步骤。图3A-图5是使用图2中示出的方法的制作过程中的连续步骤中的纳米级机电开关的横截面图。图6A是根据第一实施例的完成的纳米级机电开关的横截面图。图6B是在图6A中示出的完成的纳米级机电开关的俯视平面图。图7-图8C是在图6A-6B中示出的完成的纳米级机电开关的备选实施例的横截面图。具体实施方式在下文的描述中，陈述了某些特定细节以便提供对所公开的主题的各方面的透彻的理解。然而，所公开的主题可以在没有这些特定细节的情况下实践。在一些实例中，没有详细描述包括本文所公开主题的实施例的半导体加工的公知结构和方法，以避免混淆本公开的其他方面的描述。除非上下文另外需要，否则贯穿说明书和随附的权利要求书，用语“包括”及其变形，比如“包含”和“含有”应当以开放的、包含性的意义进行解释，也就是“包括，但不限于”。贯穿本说明书对“一个实施例”或“一实施例”的引用意味着关于实施例描述的特定的特性、结构或者特征是包括在至少一个实施例中的。因此，短语“在一个实施例中”或者“在一实施例中”贯穿本说明书在各种地方的出现并不一定全部指相同的方面。此外，具体的特性、结构或特征可以在本公开的一个或者多个方面中以任何合适的方式组合。贯穿本说明书对集成电路的引用通常意于包括在半导体衬底上建造的集成电路部件，不论这些部件是否一起耦合成电路或者能够被互连。贯穿本说明书，以最广的意义使用术语“层”以包括薄膜、帽等，并且一个层可以由多个子层组成。贯穿本说明书对用于沉积氮化硅、二氧化硅、金属或类似材料的常规薄膜沉积技术的引用包括诸如化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、金属有机化学气相沉积(MOCVD)、等离子体增强化学气相沉积(PECVD)、等离子体气相沉积(PVD)、原子层沉积(ALD)、分子束外延(MBE)、电镀、无电镀等这样的工艺。本文参考这些工艺的示例描述特定实施例。然而，本公开和对某些沉积技术的引用不应当被限制到上面描述的这些。例如，在一些情况下，引用CVD的描述可以备选地使用PVD实现，或者指定电镀的描述可以备选地使用无电镀来完成。此外，对薄膜形成的常规技术的引用可以包括原位生长膜。例如，在一些实施例中，氧化物受控生长到期望的厚度可以通过在加热腔室中将硅表面暴露于氧气或者湿气而实现。贯穿本说明书对在半导体制作领域已知的用于图形化各种薄膜的常规光刻技术的引用包括旋涂-曝光-显影工艺序列，通常接着是刻蚀工艺。备选地或者附加地，光致抗蚀剂也可以用于图形化硬掩膜(例如，氮化硅硬掩膜)，硬掩膜又可以用于图形化下面的膜。贯穿本说明书对在半导体制作领域已知的用于选择性去除多晶硅、氮化硅、二氧化硅、金属、光致抗蚀剂、聚酰亚胺或者类似材料的常规刻蚀技术的引用包括诸如湿法化学刻蚀、反应离子(等离子体)刻蚀(RIE)、洗涤、湿法清洗、预清洗、喷洗、化学机械平坦化(CMP)等这样的工艺。本文参考这些工艺的示例描述特定实施例。然而，本公开和对某些沉积技术的引用不应当被限制到所描述的这些。在一些实例中，两种这样的技术可以互换。例如，去除光刻胶可以使用将样品浸入湿化学浴中，或者备选地，直接喷涂湿化学剂到样品上。本文参考已经生产的纳米机电开关器件来描述特定实施例；然而，本公开和对特定材料、尺寸以及加工步骤的细节和次序的引用是示例性的，并且不应当被限制到所示的那些。现在转到附图，图1A示出了安装在衬底的顶上的现有的平面MEMs开关50。开关50具有源极端子52、栅极端子54、漏极端子56和具有末端59的长度L的悬臂58。端子52、54、56和悬臂58中的每一个由例如传导电流的半导体或金属的导电材料制成。悬臂58是柔性的、可移动的构件，悬臂58从源极端子52向外延伸到超出漏极端子56最近的边缘60的一定距离。栅极端子54布置在悬臂58的一侧。悬臂58以较短距离与栅极端子54隔开使得当栅极端子54被激励时，悬臂58被拉向栅极端子54。因为悬臂58的末端59比最近源极端子52的固定端更自由地运动，所以末端59可以与漏极端子56接触。当末端59接触漏极端子56时，开关50闭合，在源极端子52和漏极端子56之间通过悬臂58允许电流的流动，悬臂58充当电流沟道。图1B示出了平面MEMs开关器件50的附加了3μm的长度尺度的放大图。该尺度指示悬臂58大约10μm长，这与常规的MEMs器件的尺寸一致。示例性的平面MEMs开关50的总体占位面积在大约200μm2范围内。图2示出了根据一个实施例的在制作作为适合用于在集成电路中使用的纳米级晶体管器件的悬臂开关的方法中的步骤。与平面MEMs开关器件50不同，在本文中描述的悬臂开关被集成到形成衬底的延伸的分层半导体结构中，并且用于制作悬臂开关的工艺与常规的CMOS流程完全兼容。用于在绝缘体上硅(SOI)衬底上构建这种纳米级悬臂开关的方法100中的步骤进一步由图3-图6B图示并且在下文中描述。在硅衬底上构建的第二实施例在图7示出。可以用于构建第三实施例的另外的步骤在图8A-图8C中图示。在102，如在图3A和3B中所示，分层的堆叠122通过在SOI晶圆上以交替布置方式来外延生长第一半导体材料和第二半导体材料(例如，硅锗(SiGe)和硅)的层形成。SOI本文档来自技高网...

【技术保护点】
1.一种装置，包括：硅衬底；分层的堆叠，在所述硅衬底上，所述分层的堆叠包括：交替布置的第一外延半导材料和第二外延半导材料；和可移动构件，其一端从所述第二外延半导材料延伸到腔中；晶体管栅极结构，在所述可移动构件之上；抬升的源极区域，通过绝缘材料与所述晶体管栅极结构间隔开；以及抬升的漏极区域，通过所述绝缘材料与所述晶体管栅极结构间隔开。

【技术特征摘要】
2015.03.31 US 14/675,3591.一种装置，包括：硅衬底；分层的堆叠，在所述硅衬底上，所述分层的堆叠包括：交替布置的第一外延半导材料和第二外延半导材料；和可移动构件，其一端从所述第二外延半导材料延伸到腔中；晶体管栅极结构，在所述可移动构件之上；抬升的源极区域，通过绝缘材料与所述晶体管栅极结构间隔开；以及抬升的漏极区域，通过所述绝缘材料与所述晶体管栅极结构间隔开。2.根据权利要求1所述的装置，其中所述抬升的源极区域和所述抬升的漏极区域是琢面的。3.根据权利要求1所述的装置，其中所述可移动构件是悬臂。4.根据权利要求1所述的装置，其中所述绝缘材料是旋涂式玻璃材料。5.根据权利要求1所述的装置，其中所述晶体管栅极结构包括金属栅极、高k栅极电介质和绝缘侧壁间隔件。6.根据权利要求1所述的装置，其中所述外延半导材料包括硅和硅锗中的一个或多个。7.根据权利要求1所述的装置，其中所述硅衬底是包括掩埋氧化物层的绝缘体上硅衬底。8.根据权利要求1所述的装置，进一步包括在所述可移动构件的所述一端上的金属末端。9.一种方法，包括：在硅衬底之上形成分层的堆叠，所述分层的堆叠包括半导体材料的第一层、第二层和第三层；通过去除半导体材料的所述第一层和所述第三层的部分来形成柔性构件，所述柔性构件从所述分层的堆叠的所述第二层延伸到腔中；在所述柔性构件和所述腔之上形成栅极；以及形成与所述栅极的侧面相邻的抬升的源极区域和漏极区域，所述抬升的源极区域和所述抬升的漏极区域在所述分层的堆叠的所述第三层上。10.根据权利要求9所述的方法，进一步包括通过以下来形成所述腔：在所述第一半导体材料中形成第一开口；在所述第二半导体材料中形成第二开口；在所述第三半导体材料中形成第三开口；用牺牲材料来填充所述第一开口、所述第二开口和所述第三开口；在所述牺牲材料上形成所述栅极；以及去除所述牺牲材料。11.根据权利要求9所述的方法，其中形成抬升的源极区域和抬升的漏极区域包括将所述抬升的源极区域和所述抬升的漏极区域形成为与所述栅极间隔开一距离。12.根据权利要求9所述的方法，进一步包括在所述栅极与所述抬升的源极区域和所述抬升的漏极区域之间形成开口，通过穿过所述开口去除牺牲材料来形成所述腔，以及密封所述开口。13.根据权利要求9所述的方法，进一步包括：通过选择性地去除所述抬升的源极区域和所述抬升的漏极区域的部分而在所述抬升的源极区域和所述抬升的漏极区域中形成开口；从所述分层的堆叠选择性地去除所述第一半导体材料、所述第二半导体材料和所述第三半导体材料的部分；以及通过在所述开口中形成绝缘材料来填充所述抬升的源极区...

【专利技术属性】
技术研发人员：柳青，J·H·张，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：美国,US