一种屏蔽栅功率MOSFET器件及其制造方法技术

本发明专利技术属于半导体器件的制造技术领域，涉及一种屏蔽栅功率MOSFET器件，包括有源区，有源区内包括元胞单元和虚拟元胞单元，虚拟元胞单元在第二导电类型阱区间设有第一类型沟槽，在第一类型沟槽内填充有虚拟屏蔽栅多晶硅、厚氧化层、位于虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及虚拟栅氧化层；在第一类型沟槽上依次覆盖有绝缘介质层、源极金属，源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接；本发明专利技术通过在有源区引入虚拟栅元胞结构，减小了栅极和源极的交叠面积，使得输入电容Ciss和米勒电容Crss降低，进而大幅度降低开关损耗，工艺简单，成本低，市场竞争力更强。

【技术实现步骤摘要】
一种屏蔽栅功率MOSFET器件及其制造方法
本专利技术涉及一种MOSFET器件及其制造方法，具体是一种屏蔽栅功率MOSFET器件及其制造方法，属于半导体器件的制造

技术介绍
自20世纪九十年代以来，功率MOSFET最主要的研究方向就是不断降低功耗，包括导通损耗和开关损耗。如今，功率沟槽MOSFET器件已经适用于大多数功率应用电路中，且器件的特性不断接近硅材料的一维极限（表述了器件漂移区特征导通电阻和关断时击穿电压的理论关系）。RESURF技术（REducedSURfaceField）的提出，可令耐压为600V的功率沟槽MOSFET器件超过硅材料的一维极限。同样依据RESURF的工作原理，业界又提出分裂栅型沟槽（Split-GateTrench）MOSFET器件结构，可在低、中压（20V~300V）范围内，打破硅材料的一维极限，拥有较低的导通损耗，器件性能优越。公开号为102280487A的中国专利《一种新型沟槽结构的功率MOSFET器件及其制造方法》，公开了一种屏蔽栅功率MOSFET器件结构及制造方法。其提出的功率MOSFET器件的特征导通损耗较普通功率MOSFET器件降低了约40%，器件特性得到大幅提升。但仍然存在不足，由于特殊的器件结构，栅极和源极的交叠面积很大，导致输入电容Ciss和米勒电容Crss偏大，开关损耗高，尤其在高频工作条件下更为显著。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种电容改进型屏蔽栅功率MOSFET器件及其制造方法，通过在有源区引入虚拟栅元胞结构，减小了栅极和源极的交叠面积，使得输入电容Ciss和米勒电容Crss降低，进而大幅度降低开关损耗，工艺简单，成本低，市场竞争力更强。为实现以上技术目的，本专利技术的技术方案是：一种屏蔽栅功率MOSFET器件，包括有源区，所述有源区内包括若干个相互并联的元胞单元，其特征在于，在所述有源区内还包括若干个与所述元胞单元均匀并列分布的虚拟元胞单元，所述虚拟元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在所述第一导电类型外延层的上部设有第二导电类型阱区，在所述第二导电类型阱区间设有第一类型沟槽，在所述第一类型沟槽内填充有虚拟屏蔽栅多晶硅、包裹所述虚拟屏蔽栅多晶硅下部的厚氧化层、位于所述虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及位于虚拟栅极多晶硅外侧的虚拟栅氧化层；在所述第一类型沟槽上覆盖有绝缘介质层，在所述绝缘介质层上覆盖有源极金属，所述源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接。为了进一步实现以上技术目的，本专利技术还提出一种屏蔽栅功率MOSFET器件，包括有源区，其特征在于，在所述有源区内包括若干个均匀并列分布的虚拟元胞单元，所述虚拟元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在所述第一导电类型外延层的上部设有第二导电类型阱区，在所述第二导电类型阱区间设有第一类型沟槽，在所述第一类型沟槽内填充有虚拟屏蔽栅多晶硅及包裹所述虚拟屏蔽栅多晶硅下部的厚氧化层，在所述虚拟屏蔽栅多晶硅上部的一侧设有虚拟栅极多晶硅，另一侧设有栅极多晶硅，在所述虚拟栅极多晶硅外侧设有虚拟栅氧化层（8），在所述栅极多晶硅外侧设有栅氧化层；在所述第一类型沟槽上覆盖有绝缘介质层，在所述绝缘介质层上覆盖有源极金属，所述源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接。进一步地，所述元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在所述第一导电类型外延层的上部设有第二导电类型阱区，在所述第二导电类型阱区间设有第二类型沟槽，在所述第二类型沟槽内填充有屏蔽栅多晶硅、包裹所述屏蔽栅多晶硅下部的厚氧化层、位于所述屏蔽栅多晶硅上部两侧的栅极多晶硅及位于栅极多晶硅外侧的栅氧化层；在所述第二类型沟槽上覆盖有绝缘介质层，在所述绝缘介质层上覆盖有源极金属，所述源极金属通过绝缘介质层内的通孔与屏蔽栅多晶硅电连接。进一步地，在所述第二导电类型阱区内的上部设有第一导电类型源极区，在所述第一导电类型源极区间设有金属接触孔，所述源极金属填充在所述金属接触孔内，并与所述第一导电类型源极区欧姆接触。进一步地，在所述第一导电类型衬底的下表面设置漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。进一步地，在所述虚拟屏蔽栅多晶硅及屏蔽栅多晶硅内侧均设有绝缘氧化层，所述厚氧化层的厚度大于绝缘氧化层的厚度，所述绝缘氧化层的厚度大于虚拟栅极多晶硅、栅氧化层的厚度。进一步地，所述元胞单元与虚拟元胞单元的数量比例根据实际电容需求进行调整，且元胞单元与虚拟元胞单元间的排列方式多样。为了进一步实现以上技术目的，本专利技术还提出一种屏蔽栅功率MOSFET器件的制造方法，其特征是，包括如下步骤：（a）.选取第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，所述第一导电类型外延层的上表面为第一主面，所述第一导电类型衬底的下表面为第二主面；（b）、在硬掩膜层窗口的掩蔽下，对第一主面进行各向异性干法刻蚀，在第一导电类型外延层内形成若干个第一类型沟槽和第二类型沟槽；（c）、去除硬掩膜层窗口，在第一主面上、第一类型沟槽和第二类型沟槽内壁生长一层第一层氧化层，在第一类型沟槽和第二类型沟槽内得到厚氧化层及厚氧化层形成的位于中心区的多晶硅淀积孔；（d）、在所述第一层氧化层和多晶硅淀积孔内淀积多晶硅，并对多晶硅进行刻蚀，在第一类型沟槽的多晶硅淀积孔内得到虚拟屏蔽栅多晶硅，在第二类型沟槽的多晶硅淀积孔内得到屏蔽栅多晶硅；（e）、通过湿法腐蚀去除第一主面上的第一层氧化层，同时去除第一类型沟槽和第二类型沟槽内上部的厚氧化层，得到位于第一类型沟槽和第二类型沟槽下部的厚氧化层；（f）、在第一主面上、第一类型沟槽和第二类型沟槽内继续生长第二层氧化层，得到包裹虚拟屏蔽栅多晶硅和屏蔽栅多晶硅上部的绝缘氧化层、覆盖在沟槽上部侧壁上的虚拟栅氧化层和栅氧化层，同时得到多晶硅淀积槽；（g）、在所述第二层氧化层及多晶硅淀积槽内淀积多晶硅材料层，刻蚀去除第一主面上的多晶硅材料层及第二层氧化层，得到位于第一类型沟槽的多晶硅淀积槽内的虚拟栅极多晶硅及位于第二类型沟槽的多晶硅淀积槽内的栅极多晶硅；（h）、在第一主面上，自对准离子注入第二导电类型杂质离子，并通过高温推结形成第二导电类型阱区；（i）、在第一主面上，通过光刻掩膜的遮挡，选择性注入高浓度的第一导电类型杂质离子，通过高温推结形成第一导电类型源极区；（j）、在第一主面上淀积绝缘介质层，对所述绝缘介质层进行刻蚀，得到位于沟槽之间的金属接触孔、位于第一类型沟槽和第二类型沟槽上方的通孔；（k）、在所述绝缘介质层上、金属接触孔及通孔内淀积金属，并对金属进行刻蚀，得到源极金属，所述源极金属通过通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅及屏蔽栅多晶硅电连接，源极金属通过金属接触孔与第一导电类型源极区欧姆接触；（l）、在第二主面上淀积金属，得到漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。进一步地，对于N型MOSFET器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOSFET器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。进本文档来自技高网...

【技术保护点】
1.一种屏蔽栅功率MOSFET器件，包括有源区，所述有源区内包括若干个相互并联的元胞单元（01），其特征在于，在所述有源区内还包括若干个与所述元胞单元（01）均匀并列分布的虚拟元胞单元（02），所述虚拟元胞单元（02）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第一类型沟槽（3），在所述第一类型沟槽（3）内填充有虚拟屏蔽栅多晶硅（5）、包裹所述虚拟屏蔽栅多晶硅（5）下部的厚氧化层（6）、位于所述虚拟屏蔽栅多晶硅（5）上部两侧的虚拟栅极多晶硅（7）及位于虚拟栅极多晶硅（7）外侧的虚拟栅氧化层（8）；在所述第一类型沟槽（3）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔分别与虚拟屏蔽栅多晶硅（5）、虚拟栅极多晶硅（7）电连接。

【技术特征摘要】
1.一种屏蔽栅功率MOSFET器件，包括有源区，所述有源区内包括若干个相互并联的元胞单元（01），其特征在于，在所述有源区内还包括若干个与所述元胞单元（01）均匀并列分布的虚拟元胞单元（02），所述虚拟元胞单元（02）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第一类型沟槽（3），在所述第一类型沟槽（3）内填充有虚拟屏蔽栅多晶硅（5）、包裹所述虚拟屏蔽栅多晶硅（5）下部的厚氧化层（6）、位于所述虚拟屏蔽栅多晶硅（5）上部两侧的虚拟栅极多晶硅（7）及位于虚拟栅极多晶硅（7）外侧的虚拟栅氧化层（8）；在所述第一类型沟槽（3）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔分别与虚拟屏蔽栅多晶硅（5）、虚拟栅极多晶硅（7）电连接。2.一种屏蔽栅功率MOSFET器件，包括有源区，其特征在于，在所述有源区内包括若干个均匀并列分布的虚拟元胞单元（02），所述虚拟元胞单元（02）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第一类型沟槽（3），在所述第一类型沟槽（3）内填充有虚拟屏蔽栅多晶硅（5）及包裹所述虚拟屏蔽栅多晶硅（5）下部的厚氧化层（6），在所述虚拟屏蔽栅多晶硅（5）上部的一侧设有虚拟栅极多晶硅（7），另一侧设有栅极多晶硅（10），在所述虚拟栅极多晶硅（7）外侧设有虚拟栅氧化层（8），在所述栅极多晶硅（10）外侧设有栅氧化层（11）；在所述第一类型沟槽（3）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔分别与虚拟屏蔽栅多晶硅（5）、虚拟栅极多晶硅（7）电连接。3.根据权利要求1或2所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述有源区内还包括若干个并联的元胞单元（01），所述元胞单元（01）包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），在所述第一导电类型外延层（2）的上部设有第二导电类型阱区（15），在所述第二导电类型阱区（15）间设有第二类型沟槽（4），在所述第二类型沟槽（4）内填充有屏蔽栅多晶硅（9）、包裹所述屏蔽栅多晶硅（9）下部的厚氧化层（6）、位于所述屏蔽栅多晶硅（9）上部两侧的栅极多晶硅（10）及位于栅极多晶硅（10）外侧的栅氧化层（11）；在所述第二类型沟槽（4）上覆盖有绝缘介质层（12），在所述绝缘介质层（12）上覆盖有源极金属（13），所述源极金属（13）通过绝缘介质层（12）内的通孔与屏蔽栅多晶硅（5）电连接。4.根据权利要求3所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述第二导电类型阱区（15）内的上部设有第一导电类型源极区（16），在所述第一导电类型源极区（16）间设有金属接触孔，所述源极金属（13）填充在所述金属接触孔内，并与所述第一导电类型源极区（16）欧姆接触。5.根据权利要求3所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述第一导电类型衬底（1）的下表面设置漏极金属（14），所述漏极金属（14）与第一导电类型衬底（1）欧姆接触。6.根据权利要求3所述的一种屏蔽栅功率MOSFET器件，其特征在于：在所述虚拟屏蔽栅多晶硅（5）及屏蔽栅多晶硅（9）内侧均设有绝缘氧化层（17），所述厚氧化层（6）的厚度大于绝缘氧化层（17）的厚度，所述绝缘氧化层（17）的厚度大于虚拟栅氧化层（8）、栅氧化层（11）的厚度...

【专利技术属性】
技术研发人员：朱袁正，叶鹏，刘晶晶，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏,32