发光二极管的半导体芯片及其电流扩展层和制造方法技术

本发明专利技术公开了一发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述半导体芯片包括一衬底、一N型氮化镓层、一电流扩展层、一量子阱层、一P型氮化镓层、一N型电极和一P型电极，所述N型氮化镓层层叠于所述衬底，所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层，所述量子阱层层叠于所述电流扩展层，所述P型氮化镓层层叠于所述量子阱层，所述N型电极被电连接于所述电流扩展层，所述P型电极被电连接于所述P型氮化镓层。所述电流扩展层能够削弱所述半导体芯片的纵向电流扩展能力和提高横向电流扩展能力，这样，有利于电流的均匀分布，从而提高所述半导体芯片的发光效率。

【技术实现步骤摘要】
发光二极管的半导体芯片及其电流扩展层和制造方法
本专利技术涉及发光二极管，特别涉及一发光二极管的半导体芯片及其电流扩展层和制造方法。
技术介绍
近年来，随着LED(LightEmittingDiode)被大规模的推广和应用，LED相关技术也得到了突飞猛进式的发展。而III-V族氮化物属于直接带隙半导体，其具有禁带宽度大、击穿电场高、电子饱和迁移率高等优异的物理特性，因此，III-V族氮化物在LED领域的应用受到了广泛的关注。在应用了III-V族氮化物的LED中，以GaN基为主要材料的蓝光、白光发光器件具有超过以往任何常规光源的效率，这使得GaN基的LED的发光器件被广泛地应用于各种新型行业，特别是大功率、大尺寸、高电流密度的LED的发光器件，由于其卓越的器件性能和广泛的应用前景而受到期待。然而，由于GaN基的LED的发光器件具有较高的电流密度，这导致GaN基的LED的发光器件不可避免地存在一些缺陷，例如，GaN基的LED的发光器件容易因为电流拥堵效应而容易对发光器件的寿命、稳定性造成不良的影响，并且在大电流密度下，俄歇复合加剧，非辐射复合比重增加，效率骤降明显以及电流扩散能力不足，整体发光不均匀，不能最大限度地发挥发光器件的性能。另外，在现有的GaN基的LED的发光器件中，只以GaN层为电流扩展层，这导致现有的GaN基的LED的发光器件的纵向扩展能力很强，而横向扩展能力随着距离的增加而逐渐地减弱，进而导致LED的发光器件的整体发光不均匀，具体表现在：发光器件在越是靠近P型电极的区域发光强度越强，和在越是靠近N型电极的区域发光强度越弱，同时，在靠近N型电极的区域因为电流扩展不足而导致面电阻增大，发热严重，进而严重地影响了发光器件的使用寿命。
技术实现思路
本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述半导体芯片特别适用于高功率、大尺寸、大电流密度的发光二极管。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中自所述半导体芯片的P型电极被注入的电流能够被均匀地扩展，以使所述半导体芯片的各个发光区域能够均匀地发光。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述半导体芯片的纵向电流扩展能力被削弱，横向电流扩展能力被增强，以使自所述P型电极注入的电流能够被均匀地扩展到N型电极的区域。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述半导体芯片提供一N型氮化镓层和层叠于所述N型氮化镓层的一电流扩展层，其中所述电流扩展层能够削弱所述半导体芯片的纵向电流扩展能力和增强所述半导体芯片的横向电流扩展能力。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中在将所述电流扩展层层叠于所述N型氮化镓层之后，所述半导体芯片的纵向电阻被增加，通过这样的方式，一方面，削弱了所述半导体芯片的过强的纵向电流扩展能力，减少了俄歇复合和非辐射复合的输出，另一方面，提高了所述半导体芯片的横向电流扩展能力，进而使得整个所述半导体芯片的电流分布均匀，发光效率更高，这样不仅提高了半导体芯片的光学性能，而且能够有效地延长所述半导体芯片的使用寿命。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述电流扩展层是通过N-GaN层和U-GaN层相互层叠的方式形成的，通过这样的方式，所述电流扩展层能够在削弱所述半导体芯片的纵向电流扩展能力的同时提高横向电流扩展能力。本专利技术的一个目的在于提供一种发光二极管的半导体芯片及其电流扩展层和制造方法，其中所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，通过这样的方式，能够保证所述半导体芯片的稳定性和可靠性。依本专利技术的一个方面，本专利技术提供一发光二极管的半导体芯片，其包括：一衬底；一N型氮化镓层，其中所述N型氮化镓层层叠于所述衬底；一电流扩展层，其中所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N-GaN层和至少一U-GaN层；一量子阱层，其中所述量子阱层层叠于所述电流扩展层；一P型氮化镓层，其中所述P型氮化镓层层叠于所述量子阱层；一N型电极，其中所述N型电极被电连接于所述电流扩展层；以及一P型电极，其中所述P型电极被电连接于所述P型氮化镓层。根据本专利技术的一个实施例，所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，并且所述电流扩展层的一个所述N-GaN层与所述N型氮化镓层接触，所述电流扩展层的另一个所述N-GaN层与所述量子阱层接触。根据本专利技术的一个实施例，设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。根据本专利技术的一个实施例，所述电流扩展层的一个所述U-GaN层于所述N型氮化镓层接触，所述电流扩展层的一个所述N-GaN层于所述量子阱层接触。根据本专利技术的一个实施例，所述电流扩展层的厚度尺寸范围为0.1μm-1μm。根据本专利技术的一个实施例，所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。根据本专利技术的一个实施例，所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x1018cm-3，其中所述U-GaN层为非掺杂层。根据本专利技术的一个实施例，所述半导体芯片进一步包括一氮化镓缓冲层，其中所述氮化镓缓冲层层叠于所述衬底，所述N型氮化镓层层叠于所述氮化镓缓冲层。根据本专利技术的一个实施例，所述半导体芯片进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。根据本专利技术的一个实施例，所述半导体芯片进一步包括一保护层和一电子阻挡层，其中所述保护层层叠于所述量子阱层，所述电子阻挡层层叠于所述保护层，所述P型氮化镓层层叠于所述电子阻挡层。根据本专利技术的一个实施例，所述半导体芯片进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。依本专利技术的另一个方面，本专利技术进一步提供一半导体芯片的电流扩展层，其包括相互层叠的至少一N-GaN层和至少一U-GaN层。根据本专利技术的一个实施例，所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层。根据本专利技术的一个实施例，设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。根据本专利技术的一个实施例，所述电流扩展层的厚度尺寸范围为0.1μm-1μm。根据本专利技术的一个实施例，所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。根据本专利技术的一个实施例，所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x1018cm-3，其中所述U-GaN层为非掺杂层。依本专利技术的另一个方面，本专利技术进一步提供一发光二极管的半导体芯片的制造方法，其中所述制造方法包括如下步骤：(a)层叠一N型氮化镓层于一衬底；(b)自所述N型氮化镓层循环生长一N-GaN层和一U-本文档来自技高网...

【技术保护点】
1.一发光二极管的半导体芯片，其特征在于，包括：一衬底；一N型氮化镓层，其中所述N型氮化镓层层叠于所述衬底；一电流扩展层，其中所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N‑GaN层和至少一U‑GaN层；一量子阱层，其中所述量子阱层层叠于所述电流扩展层；一P型氮化镓层，其中所述P型氮化镓层层叠于所述量子阱层；一N型电极，其中所述N型电极被电连接于所述电流扩展层；以及一P型电极，其中所述P型电极被电连接于所述P型氮化镓层。

【技术特征摘要】
1.一发光二极管的半导体芯片，其特征在于，包括：一衬底；一N型氮化镓层，其中所述N型氮化镓层层叠于所述衬底；一电流扩展层，其中所述电流扩展层层叠于所述N型氮化镓层，其中所述电流扩展层包括相互层叠的至少一N-GaN层和至少一U-GaN层；一量子阱层，其中所述量子阱层层叠于所述电流扩展层；一P型氮化镓层，其中所述P型氮化镓层层叠于所述量子阱层；一N型电极，其中所述N型电极被电连接于所述电流扩展层；以及一P型电极，其中所述P型电极被电连接于所述P型氮化镓层。2.根据权利要求1所述的半导体芯片，其中所述电流扩展层的任意一个所述U-GaN层的两侧均是所述N-GaN层，并且所述电流扩展层的一个所述N-GaN层与所述N型氮化镓层接触，所述电流扩展层的另一个所述N-GaN层与所述量子阱层接触。3.根据权利要求2所述的半导体芯片，其中设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。4.根据权利要求1所述的半导体芯片，其中所述电流扩展层的一个所述U-GaN层于所述N型氮化镓层接触，所述电流扩展层的一个所述N-GaN层于所述量子阱层接触。5.根据权利要求2所述的半导体芯片，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。6.根据权利要求3所述的半导体芯片，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。7.根据权利要求1至6中任一所述的半导体芯片，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。8.根据权利要求1至7中任一所述的半导体芯片，其中所述电流扩展层的所述N-GaN层为硅掺杂层，其中掺杂浓度为1-5x1018cm-3，其中所述U-GaN层为非掺杂层。9.根据权利要求1至8中任一所述的半导体芯片，进一步包括一氮化镓缓冲层，其中所述氮化镓缓冲层层叠于所述衬底，所述N型氮化镓层层叠于所述氮化镓缓冲层。10.根据权利要求1至8中任一所述的半导体芯片，进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。11.根据权利要求9所述的半导体芯片，进一步包括一保护层，其中所述保护层层叠于所述量子阱层，所述P型氮化镓层层叠于所述保护层。12.根据权利要求1至8中任一所述的半导体芯片，进一步包括一保护层和一电子阻挡层，其中所述保护层层叠于所述量子阱层，所述电子阻挡层层叠于所述保护层，所述P型氮化镓层层叠于所述电子阻挡层。13.根据权利要求10所述的半导体芯片，进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。14.根据权利要求11所述的半导体芯片，进一步包括一电子阻挡层，其中所述电子阻挡层层叠于所述量子阱层，所述P型氮化镓层层叠于所述电子阻挡层。15.一半导体芯片的电流扩展层，其特征在于，包括相互层叠的至少一N-GaN层和至少一U-GaN层。16.根据权利要求14所述的电流扩展层，其中所述电流阻挡层的任意一个所述U-GaN层的两侧均是所述N-GaN层。17.根据权利要求16所述的电流扩展层，其中设所述电流扩展层的所述U-GaN层的层数参数为X，所述电流扩展层的所述N-GaN层的层数参数为X+1，其中参数X的取值范围为：5≤X≤30。18.根据权利要求15至17中任一所述的电流扩展层，其中所述电流扩展层的厚度尺寸范围为0.1μm-1μm。19.根据权利要求15至18中任一所述的电流扩展层，其中所述电流扩展层的所述N-GaN层的厚度尺寸范围为5nm-15nm，所述U-GaN层的厚度尺寸范围为5nm-15nm。20.根据权利要求15至19中任一所述的电...

【专利技术属性】
技术研发人员：万志，卓祥景，尧刚，林志伟，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：福建,35