阵列基板及阵列基板的制作方法技术

本发明专利技术公开了一种阵列基板及阵列基板的制作方法。阵列基板的制作方法包括提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；形成覆盖栅极图案单元的钝化层；在钝化层上形成光阻层；将漏极暴露；进行高灰化处理；进行除绒处理；进行植绒处理；在光阻层、钝化层及漏极上形成像素电极层并与所述漏极连接；将光阻层去除。以此使钝化层上方无掉落的绒状光阻，从而减少光罩数量，提高制程稳定性和光学品质。

【技术实现步骤摘要】
阵列基板及阵列基板的制作方法
本专利技术涉及显示
，特别是涉及一种阵列基板及阵列基板的制作方法。
技术介绍
液晶显示器(liquidcrystaldisplays，LCDs)是一种被广泛应用的平板显示器，主要是通过液晶开关调制背光源光场强度来实现画面显示。阵列基板(ThinFilmTransistor，TFT)制作过程一般采用五道光罩(5mask)，过多的光罩次数会增加制程成本，同时也会增大生产节拍时间，使生产效率大大降低。为了达到缩减光罩数量的目的，很多公司纷纷发展四道光罩(4mask)技术，将有源半导体层和源极、漏极用一道半色调(half-tone，HTM)或灰色调(graytone，GTM)光罩同时形成。HTM或GTM光罩可以使光阻得到两种不同的膜厚，这两种膜厚分别可以用来定义有源半导体层和源极、漏极的图案。为了进一步缩减光罩数量，透明导电层(indiumtinoxide，ITO)采用剥离制程可以将ITO层和钝化层用一张光罩同时形成，从而使总光罩数量减小至三张(3mask)。但传统的3mask制程多数只针对TN模式，ITO并不形成断裂图形，或者ITO形成断裂图形，但因ITO只能沉积于挖洞处，使所有ITO层(包括像素区)都处在凹槽中，ITO横向电场减弱，影响液晶显示效果，形成色差。随着技术的发展，改进后的3mask技术将钝化层及ITO层用一张HTM或GTM光罩形成，使像素区的ITO既能形成断裂图形，又能覆盖在钝化层上方，形成与4mask完全一样的结构。3mask技术难点在于光阻被ITO覆盖后难以被剥离，剥离效果差，效率低。通过植绒的方法可以解决此问题，高强度的灰化处理可在光阻表面形成绒状，利用绒毛结构高低起伏(约0.2um)的表面特征，可使覆盖在其表面的薄膜ITO断裂，从而利用剥离液接触，提高剥离效率，但植绒的技术难点在于高强度的灰化处理后会提前形成绒状物于钝化层上方(即掉绒问题)，钝化层上方绒状光阻无法用水、剥离液、风枪去除，对制程稳定性及光学品质造成影响。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板及阵列基板的制作方法，以实现光罩数量少、像素电极层形成断裂图案、光阻易剥离且不会掉绒的目的。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种阵列基板的制作方法，所述方法包括：提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；形成覆盖所述栅极图案单元的钝化层；在所述钝化层上形成光阻层；将所述漏极暴露；进行高灰化处理；进行除绒处理；进行植绒处理；在所述光阻层、所述钝化层及所述漏极上形成像素电极层并与所述漏极连接；及将所述光阻层去除。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种阵列基板，所述阵列基板通过上述方法制成。本专利技术的有益效果是：区别于现有技术的情况，本专利技术通过对覆盖栅极图案单元的钝化层上的光阻进行植绒、除绒、再植绒处理，并在光阻层、钝化层、漏极上方形成像素电极层，以使像素电极层形成断裂图案，再将光阻层去除，以此实现在阵列基板的制作时使用光罩数量少、光阻易剥离且不会掉绒的目的。附图说明图1a-图1h是本专利技术阵列基板的工艺流程示意图；图2是本专利技术阵列基板的制作方法的流程示意图；图3是本专利技术阵列基板的结构示意图。具体实施方式下面结合附图和实施例对本专利技术进行详细的说明。请参阅图1a至图1h，是本专利技术阵列基板的工艺流程示意图。其中，如图1a所示在基板10上设置金属层及在所述金属层上设置栅极绝缘层，利用第一道光罩工艺形成栅极11的图案，所述第一道光罩为普通光罩，首先在基板10上沉积一层金属层即栅极层，再在所述金属层上沉积一层绝缘层即栅极绝缘层，然后经过曝光显影刻蚀后形成图案，其中基板10为玻璃基板或其他材质制成的基板。在栅极绝缘层20上设置半导体层及在所述半导体层上设置金属层，以利用第二道光罩工艺形成有源半导体层30、源极40、漏极41的图案，所述第二道光罩为半色调光罩或灰色调光罩，首先在上述栅极绝缘层20上方沉积半导体层即有源半导体层及金属层即源极、漏极，然后通过采用半色调光罩或灰色调光罩对其进行曝光、显影、刻蚀形成半导体有源层30、源漏极图案40、41。在上述基板上沉积钝化层50，利用第三道光罩工艺定义像素电极图案，进行蚀刻以及光阻制绒，然后沉积像素电极(ITO)60，ITO采用剥离制程可以将ITO层60和钝化层50用同一光罩同时形成；所述第三道光罩为半色调光罩和普通光罩。通过蚀刻处理或直接光阻剥离，形成像素电极图案。请参阅图1a，在基板10上设置一层栅极绝缘层20。所述栅极层为薄膜晶体管金属栅极，经曝光显影刻蚀后形成栅极11。在所述栅极11上形成覆盖所述栅极11的栅极绝缘层20。所述栅极绝缘层20上方覆盖一层有源半导体层30，在所述有源半导体层30上设置源极40、漏极41；所述源极、所述漏极、所述有源半导体层用同一道半色调或灰色调光罩同时形成。半色调或灰色调光罩可以使光阻得到两种不同的膜厚，用这两种不同的膜厚分别定义有源半导体层30和源极、漏极层40、41的图案。在所述源极、所述漏极上沉积一层钝化层50。请参阅图1b，定义有源半导体层30和源极40、漏极41图案的两种不同膜厚的光阻70、71分别位于钝化层50上方，在本实施例中，光阻70的厚度大于光阻71的厚度。在其他实施中，也可能是光阻71的厚度大于光阻70的厚度，具体根据需要进行设置，只要使得设置在钝化层50上的光阻的厚度不同即可。请参阅图1c，对钝化层50进行干蚀刻处理，对漏极41上方的钝化层50进行蚀刻挖洞，将被覆盖的漏极41暴露出来，以使其方便与像素电极连接。请参阅图1d及图1e，进行高灰化处理以降低生产节拍时间，但高灰化处理使得光阻70、71上生成绒状物72，低灰化处理可去除绒状物但同时使光阻70及71的厚度减薄。在通过低灰化处理进行去除绒状物时减薄了光阻70、71的厚度，因对应漏极41位置处的钝化层50被蚀刻挖掉，造成其上方延伸出来的光阻70及71上产生的绒状物掉落在暴露出来的漏极41上，会对制程稳定性及光学品质造成影响。请继续参阅图1e，进行低灰化处理，去除掉落在所述漏极41上的光阻绒状物72及光阻70及71上生成的绒状物，并在此过程中减薄了所述光阻70、71的厚度。请参阅图1f，进行灰化处理，灰化处理过程中对所述光阻70、71进行植绒，使其上方生成绒状物73。请参阅图1g，沉积一层ITO60于光阻70及71上方，因为光阻70及71上方生成的绒状物结构高低起伏，覆盖在光阻70及71上方的绒状物使所述ITO60断裂，从而在光阻70及71上方形成断裂图案。请参阅图1h，在形成断裂图案的像素电极60后使用剥离液接触，便可去除剩余的光阻70及71，从而在钝化层50上形成需要的像素电极60的图案，并使像素电极60与暴露出来的漏极41电性连接，提高了光阻的剥离效率。请参阅图2，是本专利技术阵列基板的制作方法的流程示意图。所述方法包括：步骤S1：提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层。具体地，所述有源半导体层设置在所述栅极绝缘层上方，所述源极、漏极设置于所述有源半导体上方。步骤S2：形成覆盖所述栅极图案单元的钝化层。具体地，在上述栅极图案单元上沉积钝化层，其沉积方式可以采本文档来自技高网...

【技术保护点】
1.一种阵列基板的制作方法，其特征在于，所述方法包括：提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；形成覆盖所述栅极图案单元的钝化层；在所述钝化层上形成光阻层；将所述漏极暴露；进行高灰化处理；进行除绒处理；进行植绒处理；在所述光阻层、所述钝化层及所述漏极上形成像素电极层并与所述漏极连接；及将所述光阻层去除。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，所述方法包括：提供栅极图案单元，所述栅极图案单元包括源极、漏极、有源半导体层；形成覆盖所述栅极图案单元的钝化层；在所述钝化层上形成光阻层；将所述漏极暴露；进行高灰化处理；进行除绒处理；进行植绒处理；在所述光阻层、所述钝化层及所述漏极上形成像素电极层并与所述漏极连接；及将所述光阻层去除。2.根据权利要求1所述的制作方法，其特征在于，所述提供栅极图案单元，包括：提供基板；在所述基板上形成栅极；形成覆盖所述栅极的栅极绝缘层；在所述栅极绝缘层上形成所述有源半导体层；及在所述有源半导体层上且位于所述栅极的两侧分别形成所述源极及所述漏极。3.根据权利要求2所述的制作方法，其特征在于，所述有源半导体层、所述漏极及所述源极通过半色调光罩或灰色调光罩同时形成。4.根据权利要求1所述的制作方法，其特征在于，所述在所述钝化层上形成光阻层，包括：采用半色调光罩或灰色调光罩并通过半曝光形成具有薄区域及厚区域的光阻层，且所述光阻层上对应所述栅极图案单元的漏极处通过曝光显影去除。5.根据权利要求1所述的制作方法，其特...

【专利技术属性】
技术研发人员：朱茂霞，徐洪远，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44