半导体器件制造技术

本发明专利技术提供一种半导体器件，其包含衬底、在衬底中的第一接触件、第二接触件、第三接触件以及第四接触件，以及分别在第一接触件、第二接触件、第三接触件以及第四接触件上的第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍，第二有源鳍和第三有源鳍在第一方向上交叠。第一栅电极、第二栅电极以及第三栅电极在第一方向上纵向延伸，第一栅电极和第二栅电极分别设置在第一有源鳍和第四有源鳍中的侧表面上，且第三栅电极设置在第二有源鳍和第三有源鳍的侧表面上。第一顶部接触件在第一有源鳍和第二有源鳍上且第二顶部接触件在第三有源鳍和第四有源鳍上。本发明专利技术的半导体器件可防止晶体管的性能或耐久度未预期地劣化而具有较高的稳定性。

【技术实现步骤摘要】
半导体器件本申请请求2017年6月9日在韩国知识产权局提交的韩国专利申请第10-2017-0072531号的权益，所述申请的公开内容以全文引用的方式并入本文中。
本专利技术涉及半导体器件。
技术介绍
因为要求半导体器件更小并更高度集成，集成面积变成考虑半导体布局的设计中最重要因素之一。这是因为具有相同功能的电路可以不同布局实施，且可通过适当布局改进半导体器件的总体性能。因此，已实施各种方法以在实施单元(例如多路复用器(multiplexer,MUX)或触发器(flipflop))中所需的横栅极连接电路时将面积降至最低。确切地说，对根据栅极接触件及源极/漏极接触件的布置来改进整体布局的空间效率的方法进行研究。
技术实现思路
本专利技术概念的方面提供具有改进的操作性能的半导体器件，但本专利技术概念的方面不限于本文中所阐述的方面。通过参考下文给出的专利技术概念的详细描述，本专利技术概念的这些及其它方面将对于所属领域的一般技术人员来说更显而易见。根据本专利技术概念的一些实施例，半导体器件包括衬底、在衬底中的第一底部接触件、第二底部接触件、第三底部接触件以及第四底部接触件以及分别在第一底部接触件、第二底部接触件、第三底部接触件以及第四底部接触件上的第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍，所述第二有源鳍及所述第三有源鳍在第一方向上交叠。第一栅电极、第二栅电极以及第三栅电极在第一方向上纵向延伸，第一栅电极和第二栅电极分别设置在第一有源鳍和第四有源鳍中的侧表面上，且第三栅电极设置在第二有源鳍和第三有源鳍的侧表面上。第一顶部接触件在第一有源鳍和第二有源鳍上，且第二顶部接触件在第三有源鳍和第四有源鳍上。根据另外实施例，半导体器件包括：在第一方向上纵向延伸并在第二方向上间隔开的第一栅电极、第二栅电极、第三栅电极、第四栅电极以及第五栅电极；由第一栅电极包围并在第一方向上间隔开的第一有源鳍和第二有源鳍；由第二栅电极包围的第三有源鳍；由第三栅电极包围并在第一方向上间隔开的第四有源鳍和第五有源鳍；由第四栅电极包围的第六有源鳍；以及由第五栅电极包围并在第一方向上间隔开的第七有源鳍和第八有源鳍。所述器件还包括连接第三有源鳍与第四有源鳍的第一顶部接触件和连接第五有源鳍与第六有源鳍的第二顶部接触件。额外实施例提供一种半导体器件，其包括：在衬底上的第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍；在第一方向上纵向延伸并在第一有源鳍的侧表面上的第一栅电极；在第一方向上纵向延伸并在第二有源鳍和第三有源鳍的侧表面上的第二栅电极；以及在第一方向上纵向延伸并在第四有源鳍的侧表面上的第三栅电极。第一顶部接触件在第一有源鳍和第二有源鳍上并电连接第一有源鳍与第二有源鳍。第二顶部接触件在第三有源鳍和第四有源鳍上并电连接第三有源鳍与第四有源鳍，第一栅电极和第一有源鳍为第一晶体管的组件，第二栅电极和第二有源鳍为第二晶体管的组件，第二栅电极和第三有源鳍为第三晶体管的组件，且第三栅电极和第四有源鳍为第四晶体管的组件。第一晶体管和第二晶体管的漏极节点(drainnod)通过第一顶部接触件电连接，且第三晶体管和第四晶体管的漏极节点通过第二顶部接触件电连接。附图说明通过结合附图对实施例进行的以下描述，这些和/或其它方面将变得显而易见并且更加容易了解，在所述附图中：图1是用于解释根据一些实施例的半导体器件的栅极连接电路的电路图。图2是根据一些实施例的半导体器件的布局图。图3是详细说明层级高于图2的布局图的层级的结构的布局图。图4是详细说明层级高于图2和图3的布局图的层级的结构的布局图。图5是通过将图1与图3匹配而获得的布局图。图6是用于解释图2到图5的竖直结构的竖直方案图。图7是图6中的部分C的放大截面视图。图8是根据一些实施例的半导体器件的布局图。图9是根据一些实施例的半导体器件的布局图。图10是根据一些实施例的半导体器件的布局图。图11是根据一些实施例的半导体器件的布局图。图12是根据一些实施例的半导体器件的布局图。图13是根据一些实施例的半导体器件的布局图。图14是根据一些实施例的半导体器件的布局图。图15是根据一些实施例的半导体器件的布局图。图16是详细说明层级高于图15的布局图的层级的结构的布局图。图17是根据一些实施例的半导体器件的布局图。图18是根据一些实施例的半导体器件的布局图。图19是根据一些实施例的半导体器件的布局图。具体实施方式下文将参考图1到图7来描述根据一些实施例的半导体器件。图1是用于解释根据一些实施例的半导体器件的栅极连接电路的电路图。图2是根据一些实施例的半导体器件的布局图。图3是详细说明层级高于图2的布局图的层级的结构的布局图。图4是详细说明层级高于图2和图3的布局图的层级的结构的布局图。图5是通过将图1与图3匹配而获得的布局图。图6是用于解释图2到图5的竖直结构的竖直方案图。图7是图6中的部分C的放大截面视图。参考图1，根据一些实施例的半导体器件包含第一晶体管TR1到第八晶体管TR8。第一晶体管、第二晶体管、第三晶体管以及第四晶体管(TR1到TR4)可为p型，即PMOS晶体管，且第五晶体管TR5到第八晶体管TR8可为n型，即NMOS晶体管。第一晶体管TR1可具有连接到节点A的栅极节点(gatenod)和连接到节点VDD的源极节点(sourcenod)。节点VDD可为具有电压对应于逻辑高或'1'的节点。第一晶体管TR1的漏极节点可连接到第二晶体管TR2的源极节点。第二晶体管TR2可具有连接到节点Sa的栅极节点。第二晶体管TR2的漏极节点可连接到节点Y1。第三晶体管TR3可具有连接到节点SO的栅极节点和连接到第四晶体管TR4的漏极节点的源极节点。第三晶体管TR3的漏节点可连接到节点Y1。第四晶体管TR4可具有连接到节点B的栅极节点和连接到节点VDD的源极节点。第四晶体管TR4的漏极节点可连接到第三晶体管TR3的源极节点。第五晶体管TR5可具有连接到节点A的栅极节点和连接到节点GND的源极节点。节点GND可为具有电压对应于逻辑低或'0'的接地节点。第五晶体管TR5的漏极节点可连接到第六晶体管TR6的源极节点。第六晶体管TR6可具有连接到节点SO的栅极节点和连接到第五晶体管TR5的漏极节点的源极节点。第六晶体管TR6的漏极节点可连接到节点Y2。第七晶体管TR7可具有连接到节点Sb的栅极节点和连接到第八晶体管TR8的漏极节点的源极节点。第七晶体管TR7的漏极节点可连接到节点Y2。第八晶体管TR8可具有连接到节点B的栅极节点和连接到节点GND的源极节点。第八晶体管TR8的漏极节点可连接到第七晶体管TR7的源极节点。第一晶体管TR1的栅极节点和第五晶体管TR5的栅极节点可在节点A处彼此电连接，且第四晶体管TR4的栅极节点和第八晶体管TR8的栅极节点可在节点B处彼此电连接。另外，第三晶体管TR3的栅极节点和第六晶体管TR6的栅极节点可在SO节点处彼此电连接。因此，可形成其中栅极以交叉方式彼此连接的栅极连接电路。第二晶体管TR2的漏极节点和第三晶体管TR3的漏极节点可在节点Y1处彼此电连接，且第六晶体管TR6的漏极节点和第七晶体管TR7的漏极节点可在节点Y2处彼此电连接。必要时，节点Sa和节点Sb可彼此连接，且节点Y1和节点Y2可彼此连接。现将参考图2到图7描本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底；第一底部接触件、第二底部接触件、第三底部接触件以及第四底部接触件，在所述衬底中；第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍，分别在所述第一底部接触件、所述第二底部接触件、所述第三底部接触件以及所述第四底部接触件上，所述第二有源鳍及所述第三有源鳍在第一方向上交叠；第一栅电极、第二栅电极以及第三栅电极，在所述第一方向上纵向延伸，所述第一栅电极及所述第二栅电极分别设置在所述第一有源鳍及所述第四有源鳍的侧表面上，且所述第三栅电极设置在所述第二有源鳍及所述第三有源鳍的侧表面上；第一顶部接触件，在所述第一有源鳍及所述第二有源鳍上；以及第二顶部接触件，在所述第三有源鳍及所述第四有源鳍上。

【技术特征摘要】
2017.06.09 KR 10-2017-00725311.一种半导体器件，其特征在于，包括：衬底；第一底部接触件、第二底部接触件、第三底部接触件以及第四底部接触件，在所述衬底中；第一有源鳍、第二有源鳍、第三有源鳍以及第四有源鳍，分别在所述第一底部接触件、所述第二底部接触件、所述第三底部接触件以及所述第四底部接触件上，所述第二有源鳍及所述第三有源鳍在第一方向上交叠；第一栅电极、第二栅电极以及第三栅电极，在所述第一方向上纵向延伸，所述第一栅电极及所述第二栅电极分别设置在所述第一有源鳍及所述第四有源鳍的侧表面上，且所述第三栅电极设置在所述第二有源鳍及所述第三有源鳍的侧表面上；第一顶部接触件，在所述第一有源鳍及所述第二有源鳍上；以及第二顶部接触件，在所述第三有源鳍及所述第四有源鳍上。2.根据权利要求1所述的半导体器件，其中所述第一底部接触件及所述第二底部接触件在第二方向上交叠并在所述第二方向上彼此间隔开，其中所述第三底部接触件及所述第四底部接触件在所述第二方向上交叠并在所述第二方向上彼此间隔开，其中所述第一底部接触件及所述第二底部接触件在所述第一方向上与所述第三底部接触件及所述第四底部接触件间隔开，其中所述第二底部接触件及所述第三底部接触件在所述第一方向上交叠，且其中所述第一底部接触件及所述第四底部接触件不在所述第一方向上交叠。3.根据权利要求1所述的半导体器件，还包括：第一源极/漏极区、第二源极/漏极区、第三源极/漏极区以及第四源极/漏极区，分别在所述第一底部接触件、所述第二底部接触件、所述第三底部接触件以及所述第四底部接触件与所述第一有源鳍、所述第二有源鳍、所述第三有源鳍以及所述第四有源鳍之间。4.根据权利要求1所述的半导体器件，还包括：第一源极/漏极区、第二源极/漏极区、第三源极/漏极区以及第四源极/漏极区，在所述第一顶部接触件及所述第二顶部接触件与所述第一有源鳍、所述第二有源鳍、所述第三有源鳍以及所述第四有源鳍之间。5.根据权利要求4所述的半导体器件，其中所述第一源极/漏极区及所述第二源极/漏极区通过所述第一顶部接触件连接，且其中所述第三源极/漏极区及所述第四源极/漏极区通过所述第二顶部接触件连接。6.根据权利要求1所述的半导体器件，其中所述第一有源鳍及所述第二有源鳍具有n型电导型，且其中所述第三有源鳍及所述第四有源鳍具有p型电导型。7.根据权利要求1所述的半导体器件，还包括：第一虚设栅电极，在所述第一栅电极与所述第三栅电极之间沿所述第一方向纵向延伸。8.根据权利要求7所述的半导体器件，还包括：第二虚设栅电极，在所述第二栅电极与所述第三栅电极之间沿所述第一方向纵向延伸。9.一种半导体器件，其特征在于，包括：第一栅电极、第二栅电极、第三栅电极、第四栅电极以及第五栅电极，在第一方向上纵向延伸并在第二方向上间隔开；第一有源鳍及第二有源鳍，由所述第一栅电极包围并在所述第一方向上间隔开；第三有源鳍，由所述第二栅电极包围；第四有源鳍及第五有源鳍，由所述第三栅电极包围并在所述第一方向上间隔开；第六有源鳍，由所述第四栅电极包围；第七有源鳍及第八有源鳍，由所述第五栅电极包围并在所述第一方向上间隔开；第一顶部接触件，连接所述第三有源鳍与所述第四有源鳍；以及第二顶部接触件，连接所述第五有源鳍与所述第六有源鳍。10.根据权利要求9所述的半导体器件，还包括：第一电源接触件及第二电源接触件，在所述第二方向上纵向延伸并分别设置在所述第一栅电极、所述第二栅电极、所述第三栅电极、所述第四栅电极以及所述第五栅电极的第一侧及第...

【专利技术属性】
技术研发人员：郑臻愚，千宽永，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR