半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构，所述栅极结构具有第一侧以及与第一侧相对的第二侧；在所述栅极结构第一侧的基底内形成第一开口，所述第一开口的底部暴露出基底；在所述第一开口侧壁的基底内形成第一阻挡区；在所述第一开口底部的基底内形成第二阻挡区；形成所述第一阻挡区和第二阻挡区之后，在第一开口内内形成源掺杂层；在栅极结构第二侧的基底内形成漏掺杂层。所述方法能够抑制短沟道效应。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展，因此，晶体管的栅极变得越来越细越长且长度变得比以往更短，使得短沟道效应也更易发生。所述短沟道效应会引起晶体管的阈值电压漂移、截止电流增强甚至击穿。这些问题严重影响集成电路的电学性能，甚至导致整个电路失效。因此，迫切寻求一种抑制短沟道效应的方法，来提高半导体器件的性能。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极结构，所述栅极结构具有第一侧以及与第一侧相对的第二侧；在所述栅极结构第一侧基底内形成第一开口，所述第一开口的底部暴露出基底；在所述第一开口侧壁的基底内形成第一阻挡区；在所述第一开口底部的基底内形成第二阻挡区；形成所述第一阻挡区和第二阻挡区之后，在第一开口内形成源掺杂层；在栅极结构第二侧的基底内形成漏掺杂层。可选的，所述第一开口的形成步骤包括：在所述栅极结构第二侧基底上形成第一图形层；以所述第一图形层和所述栅极结构为掩膜，对所述基底进行刻蚀，在所述栅极结构第一侧的基底内形成所述第一开口；所述漏掺杂层的形成步骤包括：在所述栅极结构第二侧的基底内形成第二开口；在所述第二开口内形成漏掺杂层。可选的，所述第一开口的深度为：30纳米～70纳米。可选的，所述第一阻挡区的形成步骤包括：在所述栅极结构第二侧的基底上形成第二图形层，以所述栅极结构和第二图形层为掩膜，采用第一离子对所述第一开口侧壁的基底进行第一离子注入工艺，形成所述第一阻挡区；所述第一离子的导电类型与源掺杂层内离子的导电类型相反。可选的，晶体管为NMOS晶体管时，所述第一离子的导电类型为P型，所述第一离子包括：硼离子或者二氟化硼离子。可选的，所述第一离子为：硼离子时，所述第一离子注入工艺的参数包括：注入能量为1千电子伏～5千电子伏，注入剂量为1e13atom/cm2～1e14atom/cm2，注入角度为15度～35度。可选的，晶体管为PMOS晶体管时，所述第一离子的导电类型为N型，所述第一离子包括：磷离子、砷离子或者锑离子。可选的，所述第一离子为磷离子时，所述第一离子注入工艺的参数包括：注入能量为1千电子伏～5千电子伏，注入剂量为1e13atom/cm2～1e14atom/cm2，注入角度为15度～35度。可选的，所述第二阻挡区的形成步骤包括：采用第二离子对所述第一开口底部的基底进行第二离子注入工艺，形成所述第二阻挡区；所述第二离子包括：碳离子或者氮离子。可选的，所述第二离子包括碳离子时，所述第二离子注入工艺的参数包括：注入能量为2千电子伏～6千电子伏，注入剂量为1e14atom/cm2～1e15atom/cm2，注入角度为0度～15度。可选的，所述第二离子还包括：Ⅲ-Ⅴ族元素的离子；所述Ⅲ-Ⅴ族元素包括：锗或者锑。可选的，所述第二离子为锗离子和氮离子时，所述第二离子注入工艺的参数包括：锗离子的注入能量为5千电子伏～30千电子伏，锗离子的注入剂量为3e14atom/cm2～1e15atom/cm2，锗离子的注入角度为0度～15度，氮离子的注入能量为2千电子伏～8千电子伏，氮离子的注入剂量为1e14atom/cm2～1e15atom/cm2，氮离子的注入角度为0度～15度。可选的，形成所述第一阻挡区之后，形成所述第二阻挡区；或者，形成所述第一阻挡区之前，形成所述第二阻挡区。可选的，还包括：在所述栅极结构第二侧基底内形成第二开口；所述第一开口和第二开口的形成步骤包括：以所述栅极结构为掩膜，在所述栅极结构第一侧的基底内形成第一开口，在所述栅极结构第二侧的基底内形成第二开口；所述第一开口的深度为：30纳米～70纳米；所述第二开口的深度为：30纳米～70纳米；所述漏掺杂层的形成步骤包括：在第二开口内形成漏掺杂层。可选的，形成所述第二开口之后，形成漏掺杂层之前，还包括：在所述第二开口侧壁的基底内形成第三阻挡区，所述第三阻挡区中具有第三离子；所述第三离子的导电类型与漏掺杂层内离子的导电类型相反。可选的，形成所述第二开口之后，形成漏掺杂层之前，还包括：在所述第二开口底部的基底内形成第四阻挡区，所述第四阻挡区中具有第四离子；所述第四离子包括：碳离子或者氮离子。可选的，所述第四离子还包括：Ⅲ-Ⅴ族元素的离子；所述Ⅲ-Ⅴ族元素包括：锗或者锑。可选的，形成第一开口之前，还包括：在所述栅极结构第一侧和第二侧的基底内形成第一口袋区，所述第一口袋区内具有第一口袋离子，所述第一口袋离子的导电类型与源掺杂层和漏掺杂层内离子的导电类型相反。相应的，本专利技术还提供一种采用上述方法形成的一种半导体结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，所述第一开口用于容纳源掺杂层，所述源掺杂层用于形成源掺杂区。当晶体管处于工作状态下时，受源漏极之间的偏压驱动，载流子自漏掺杂层流向源掺杂层。由于载流子自源掺杂层流出，则源掺杂层更易发生载流子积聚，导致源掺杂层的电势发生变化，因此更需要第一阻挡区和第二阻挡区以减少源掺杂层内的离子发生扩散。所述第一开口侧壁的基底内具有第一阻挡区，并且第一阻挡区沿背离基底表面的方向上的尺寸较大，使得第一阻挡区覆盖源掺杂层侧壁的面积较大，因此，所述第一阻挡区阻挡源掺杂层内的离子沿平行于基底表面的方向上向沟道区扩散的能力较强，有利于抑制源掺杂层内离子的扩散带来的短沟道效应。并且，所述第一开口底部的基底内具有第二阻挡区，所述第二阻挡区能够阻挡源掺杂层内的离子向背离基底表面的方向进行扩散后又转向沟道区扩散，有利于进一步抑制源掺杂层内离子的扩散带来的短沟道效应，从而防止漏电流，有利于提高半导体器件的性能。进一步，所述第一离子的导电类型与源掺杂层内的离子导电类型相反，且第一阻挡区与源掺杂层接触，即第一阻挡区与源掺杂层形成PN结。由于所述第一阻挡区位于沟道区与源掺杂层之间，则载流子自漏掺杂层流向源掺杂层时，第一阻挡区与源掺杂层构成的PN结正向导通，有利于避免晶体管沟道区的电流减小。进一步，在栅极结构第二侧的基底内形成第二开口，在所述第二开口内形成漏掺杂层之前，在所述第二开口侧壁的基底内形成第三阻挡区，所述第三阻挡区能够阻挡第二开口内的漏掺杂层沿平行于基底表面的方向上向沟道区进行扩散，有利于抑制第二开口内漏掺杂层内离子的扩散带来的短沟道效应，防止漏电，提高半导体器件的性能。进一步，在栅极结构第二侧的基底内形成第二开口，在所述第二开口内形成漏掺杂层之前，在所述第二开口底部的基底内形成第四阻挡区，所述第四阻挡区能够阻挡第二开口内漏掺杂层内的离子向背离基底表面的方向扩散后又转向沟道的方向扩散，有利于进一步抑制第二开口内漏掺杂层内离子的扩散带来的短沟道效应。附图说明图1是一种半导体结构的形成方法的结构示意图；图2至图8是本专利技术一实施例的半导体结构的形成方法的各步骤的结构示意图。具体实施方式正如
技术介绍
所述，所述半导体器件的性能较差。图1是一种半导本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述栅极结构具有第一侧以及与第一侧相对的第二侧；在所述栅极结构第一侧的基底内形成第一开口，所述第一开口的底部暴露出基底；在所述第一开口侧壁的基底内形成第一阻挡区；在所述第一开口底部的基底内形成第二阻挡区；形成所述第一阻挡区和第二阻挡区之后，在第一开口内形成源掺杂层；在栅极结构第二侧的基底内形成漏掺杂层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述栅极结构具有第一侧以及与第一侧相对的第二侧；在所述栅极结构第一侧的基底内形成第一开口，所述第一开口的底部暴露出基底；在所述第一开口侧壁的基底内形成第一阻挡区；在所述第一开口底部的基底内形成第二阻挡区；形成所述第一阻挡区和第二阻挡区之后，在第一开口内形成源掺杂层；在栅极结构第二侧的基底内形成漏掺杂层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成步骤包括：在所述栅极结构第二侧基底上形成第一图形层；以所述第一图形层和所述栅极结构为掩膜，对所述基底进行刻蚀，在所述栅极结构第一侧的基底内形成所述第一开口；所述漏掺杂层的形成步骤包括：在所述栅极结构第二侧的基底内形成第二开口；在第二开口内形成漏掺杂层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深度为：30纳米～70纳米。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡区的形成步骤包括：在所述栅极结构第二侧的基底上形成第二图形层，以所述栅极结构和第二图形层为掩膜，采用第一离子对所述第一开口侧壁的基底进行第一离子注入工艺形成所述第一阻挡区；所述第一离子的导电类型与源掺杂层内离子的导电类型相反。5.如权利要求4所述的半导体结构的形成方法，其特征在于，晶体管为NMOS晶体管时，所述第一离子的导电类型为P型，所述第一离子包括：硼离子或者二氟化硼离子。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一离子为：硼离子时，所述第一离子注入工艺的参数包括：注入能量为1千电子伏～5千电子伏，注入剂量为1e13atom/cm2～1e14atom/cm2，注入角度为15度～35度。7.如权利要求4所述的半导体结构的形成方法，其特征在于，晶体管为PMOS晶体管时，所述第一离子的导电类型为N型，所述第一离子包括：磷离子、砷离子或者锑离子。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一离子为磷离子时，所述第一离子注入工艺的参数包括：注入能量为1千电子伏～5千电子伏，注入剂量为1e13atom/cm2～1e14atom/cm2，注入角度为15度～35度。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二阻挡区的形成步骤包括：采用第二离子对所述第一开口底部的基底进行第二离子注入工艺，形成所述第二阻挡区；所述第二离子包括：碳离子或者氮离子。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31