半导体装置的形成方法制造方法及图纸

本发明专利技术公开一种半导体装置的形成方法，其包含以下步骤。首先，在基底上形成材料层，并在材料层上形成第一掩模层。第一掩模层包含多个第一阻挡区，各第一阻挡区相互平行地沿着第一轴线排列。接着，在材料层上形成第二掩模层。第二掩模层包含多个第二阻挡区，各第二阻挡区相互平行地沿着第二轴线排列，其中各第二阻挡区与各第一阻挡区的至少一角落区相互重叠。然后，利用角落区作为掩模来图案化材料层，以形成多个图案，该些图案形成一阵列排列。

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术涉及一种半导体装置的制作工艺，特别是涉及一种利用多次光刻蚀刻来形成半导体装置的微结构的制作工艺。
技术介绍
在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，是在目标材料层之上形成掩模层(masklayer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlayaccuracy)的严格要求，单一图案化(singlepatterning)方法已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，半导体业者现多采用多重图案化(multiplepatterning)方法，例如双重图案化(doublepatterning)制作工艺或间隙壁自对准二重图案(spacerself-aligneddoublepatterning,SADP)制作工艺等，作为克服光刻曝光装置的分辨率极限的途径。然而，前述两制作工艺都为精密且制作工艺控制要求极高的制作工艺方法，其使用上无可避免地增加了制作工艺复杂度与制作工艺成本。
技术实现思路
本专利技术的一目的在于提供一种半导体装置的形成方法，其是利用两次光刻蚀刻制作工艺形成交替排列的两阻挡区，并以该些阻挡区的重叠区域作为后续图案化制作工艺的依据。由此，可在制作工艺简化与成本节省的前提下，形成布局相对密集且尺寸相对微小的半导体结构。为达上述目的，本专利技术的一实施例提供一种半导体装置的形成方法，其包含以下步骤。首先，在一个基底上形成一个材料层，并在该材料层上形成一个第一掩模层。该第一掩模层包含多个第一阻挡区，各个第一阻挡区相互平行地沿着一个第一轴线排列。接着，在该材料层上形成一个第二掩模层。该第二掩模层包含多个第二阻挡区，各个第二阻挡区相互平行地沿着一第二轴线排列，其中各该第二阻挡区与各该第一阻挡区的至少一个角落区相互重叠。然后，利用该些角落区作为一个掩模来图案化该材料层，以形成多个图案，该些图案形成一阵列排列。整体来说，本专利技术是在一材料层上，例如是一硬掩模层及/或一目标层，依序形成两不同的掩模层，并使该二掩模层分别包含多个具有规则形状以及相同间距的阻挡区，且该二掩模层的各该阻挡区的至少一角落区相互重叠。其中，该二掩模层的阻挡区可选择具有相同的形状，例如是都为正方形、平行四边形、圆形或椭圆形等，或者是具有不同的形状，例如是为正方形与圆形，但不以此为限。并且，各重叠的角落区可具有相同或不同的面积，但不以此为限。由此，即可仅通过简单的光刻蚀刻制作工艺，并以该角落区作为蚀刻掩模来图案化下方的该材料层，来形成布局相对密集且尺寸相对微小的目标图案，而达到制作工艺简化与成本节省的目的。附图说明图1至图5为本专利技术第一优选实施例中半导体装置的形成方法的步骤示意图；其中图1为一半导体装置于形成第一掩模层后的剖面示意图；图2为一半导体装置于形成第二掩模层后的剖面示意图；图3为一半导体装置于进行一蚀刻制作工艺后的剖面示意图；图4为一半导体装置于形成第一掩模层与第二掩模层后的上视示意图；图5为一半导体装置于进行另一蚀刻制作工艺后的剖面示意图；图6为本专利技术优选实施例中半导体装置的示意图；图7为本专利技术第二优选实施例中半导体装置的形成方法的步骤示意图；图8为本专利技术第三优选实施例中半导体装置的形成方法的步骤示意图；图9为本专利技术第四优选实施例中半导体装置的形成方法的步骤示意图；图10为本专利技术第五优选实施例中半导体装置的形成方法的步骤示意图。主要元件符号说明100基底层101基底102介电层103插塞结构105位线结构110目标层115导电图案130硬掩模层131掩模图案200牺牲层301第一掩模层302第二掩模层311、321、331、341、351阻挡区311a、321a、331a、341a、351a第一轴线311C、321C、331C、341C、351C角落区312、322、332、342、352阻挡区312a、322a、332a、342a、352a第二轴线312C、322C、332C、342C、352C角落区P1、P21、P31、P41、P51间距P2、P22、P32、P42、P52间距D1第一方向D2第二方向D3第三方向具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图5，所绘示者为本专利技术优选实施例中，一半导体装置的形成方法的步骤示意图，其中，图4为该半导体装置于形成阶段的上视示意图，其余附图则为该半导体装置于形成阶段的剖面示意图。首先，提供一基底层(substratelayer)100，其例如包含依序堆叠的一半导体基底(未绘示)，如硅基底(siliconsubstrate)、含硅基底(silicon-containingsubstrate)、外延硅基底(epitaxialsiliconsubstrate)、硅覆绝缘基底(silicon-on-insulatorsubstrate)等，及/或一介电层(未绘示)，如包含氧化硅、氮化硅、氮氧化硅等，但不以此为限。基底层100上还依序形成有一目标层110与一硬掩模层130，如图1所示。在本实施例中，硬掩模层130例如是具有一单层结构，其可包含氮化硅(SiN)、碳氮化硅(SiCN)等材质，如图1所示。或者，在另一实施例中，该硬掩模层也可具有一复合层结构，例如包含依序堆叠的第一硬掩模层(例如包含氮化硅)及第二硬掩模层(例如包含氮化钛)等。接着，在硬掩模层130上依序形成第一掩模层301与第二掩模层302。具体来说，第一掩模层301包含设置在硬掩模层130表面上的多个阻挡区311，各阻挡区311较佳是具有规则且相同的形状，如正方形(如图4所示)或菱形等。并且，各阻挡区311是相互分隔设置，并具有相同的一间距P1，如图1所示。此外，若进一步从如图4所示的一上视图来看，各阻挡区311较佳是沿着朝向一第一方向D1平行延伸的多个第一轴线311a依序排列，使各阻挡区311可在硬掩模层130上成一阵列排列(arrayarrangement)。其中，第一轴线311a例如是各阻挡区311的中心轴的延伸线，使各第一轴线311a可贯穿各阻挡区311的中心，而将各阻挡区311均分为沿各第一轴线311a对称的两部分。接着，在第一掩模层301以及硬掩模层130上形成一牺牲层200与第二掩模层302。牺牲层200是形成在硬掩模层130上的一平坦层，其是整体性地覆盖在硬掩模层130与第一掩模层301上，并进一步填满各阻挡区311之间的空隙，如图2所示。而第二掩模层302则是形成在牺牲层200上，并覆盖一部分的牺牲层200。相似地，第二掩模层302包含设置在牺牲层200表面上的多个阻挡区312，各阻挡区312具有规则且相同的形状，且较佳是本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，其特征在于，包含：在一个基底上形成一个材料层；在该材料层上形成一个第一掩模层，该第一掩模层包含多个第一阻挡区，各个第一阻挡区相互平行地沿着一个第一轴线排列；在该材料层上形成一个第二掩模层，该第二掩模层包含多个第二阻挡区，各个第二阻挡区相互平行地沿着一第二轴线排列，其中该第二轴线与该第一轴线相交，且各该第二阻挡区与各该第一阻挡区的至少一个角落区相互重叠；以及以该些角落区作为一个掩模图案化该材料层，以形成多个图案，该些图案是成一阵列排列。

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，包含：在一个基底上形成一个材料层；在该材料层上形成一个第一掩模层，该第一掩模层包含多个第一阻挡区，各个第一阻挡区相互平行地沿着一个第一轴线排列；在该材料层上形成一个第二掩模层，该第二掩模层包含多个第二阻挡区，各个第二阻挡区相互平行地沿着一第二轴线排列，其中该第二轴线与该第一轴线相交，且各该第二阻挡区与各该第一阻挡区的至少一个角落区相互重叠；以及以该些角落区作为一个掩模图案化该材料层，以形成多个图案，该些图案是成一阵列排列。2.如权利要求1所述的半导体装置的形成方法，其特征在于，该第二轴线不垂直于该第一轴线。3.如权利要求1所述的半导体装置的形成方法，其特征在于，该第二轴线垂直于该第一轴线。4.如权利要求1所述的半导体装置的形成方法，其特征在于，该些第一阻挡区与该些第二阻挡区具有相同的形状。5.如权利要求4所述的半导体装置的形成方法，其特征在于，该些第一阻挡区与该些第二阻挡区都为正方形或菱形。6.如权利要求5所述的半导体装置的形成方法，其特征在于，该些角落区为正方形，且各该角落区的面积约为各该第一阻挡区或各该第二阻挡区的面积的九分之一至四分之一。7.如权利要求4所述的半导体装置的形成方法，其特征在于，该些第一阻挡区与该些第二阻挡区都为平行四边形。8.如权利要求7所述的半导体装置的形成方法，其特征在于，该些角落区为平行四边形，且各该角落区的...

【专利技术属性】
技术研发人员：冯立伟，林金隆，何建廷，李修申，王嫈乔，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71