一种驱动电路、显示面板及其控制方法技术

本发明专利技术提供了一种驱动电路、显示面板及其控制方法。驱动电路用于驱动阵列排布的像素电路，所述驱动电路包括多个驱动模块和多个数据写入模块；所述驱动模块，通过控制线连接相邻两行像素电路，被配置为同时驱动所述相邻两行像素电路；所述数据写入模块，分别连接数据线和一列像素电路，被配置为在所述驱动模块驱动所述像素电路时，将所述数据线上的显示数据分时写入所述一列像素电路中的奇行像素电路和偶行像素电路。本发明专利技术实施例增长了阈值电压的补偿时间，可以满足较高刷新频率时VTH的补偿能力，保证了显示效果；并且可以避免奇行数据线和偶行数据线之间的耦合电容引起竖线Mura，提高了显示品质。

【技术实现步骤摘要】
一种驱动电路、显示面板及其控制方法
本专利技术涉及显示
，特别是涉及一种驱动电路、显示面板及其控制方法。
技术介绍
现在VR(VirtualReality，虚拟现实)显示给人们带来了全新的视觉感受，所以VR显示越来越收到人们的关注和喜爱；同时手机游戏也逐渐成为年轻人一项重要的娱乐休闲方式。而VR显示和游戏模式都需要显示面板采用较高的刷新频率。当显示面板的刷新速度提高到90Hz甚至120Hz时，传统的驱动方式会出现阈值电压补偿能力不足的问题，从而造成显示不均匀。
技术实现思路
本专利技术提供一种驱动电路、显示面板及其控制方法，以解决阈值电压补偿能力不足，造成显示不均匀的问题。为了解决上述问题，本专利技术公开了一种驱动电路，用于驱动阵列排布的像素电路，所述驱动电路包括多个驱动模块和多个数据写入模块；所述驱动模块，通过控制线连接相邻两行像素电路，被配置为同时驱动所述相邻两行像素电路；所述数据写入模块，分别连接数据线和一列像素电路，被配置为在所述驱动模块驱动所述像素电路时，将所述数据线上的显示数据分时写入所述一列像素电路中的奇行像素电路和偶行像素电路。可选地，所述驱动模块包括第一GOA单元和第二GOA单元；所述控制线包括第一控制线和第二控制线；所述第一GOA单元通过所述第一控制线连接所述相邻两行像素电路，被配置为控制所述相邻两行像素电路复位和设置阈值电压；所述第二GOA单元通过所述第二控制线连接所述相邻两行像素电路，被配置为控制所述相邻两行像素电路发光。可选地，所述第一GOA单元的输出信号的电平宽度为2倍时钟周期。可选地，所述数据写入模块包括第一开关管、第二开关管；所述数据线分为奇行数据线和偶行数据线；所述第一开关管分别连接所述奇行数据线和所述奇行像素电路；所述第一开关管，被配置为按照预设时序导通，以使所述奇行数据线上的所述显示数据写入所述奇行像素电路；所述第二开关管分别连接所述偶行数据线和所述偶行像素电路；所述第二开关管，被配置按照所述预设时序导通，以使所述偶行数据线上的所述显示数据写入所述偶行像素电路。可选地，一列像素电路连接的所述第一开关管和所述第二开关管分时导通。可选地，一列像素电路连接的所述第一开关管与相邻一列像素电路连接的所述第二开关管同时导通。本专利技术实施例又提供了一种显示面板，所述显示面板包括如上述的驱动电路，以及控制芯片和阵列排布的像素电路；所述控制芯片连接所述驱动电路，所述驱动电路连接所述像素电路；所述控制芯片，被配置为根据所述预设时序向所述驱动电路输入显示数据；所述驱动电路，被配置为按照预设时序同时驱动相邻两行像素电路，并在驱动所述相邻两行像素电路时，分时将所述显示数据写入奇行像素电路和偶行像素电路；所述像素电路，被配置为在所述驱动电路的驱动下，根据所述显示数据进行显示。可选地，所述控制芯片设置有数据通道，当控制线分为奇行数据线和偶行数据线时，所述数据通道分为奇行数据通道和偶行数据通道；所述奇行数据通道通过所述奇行数据线连接所述驱动电路，所述偶行数据通道通过所述偶行数据线连接所述驱动电路；所述控制芯片，被配置为按照所述预设时序向所述奇行数据线和所述偶行数据线输入所述显示数据。可选地，所述像素电路包括子像素单元，所述数据通道的数量为所述子像素单元的列数的2倍或3倍。可选地，所述显示面板为AMOLED(Active-matrixorganiclightemittingdiode，有源矩阵有机发光二极体)面板。本专利技术实施例还提供了一种显示面板的控制方法，应用于如上述的显示面板，所述方法包括：按照预设时序驱动相邻两行像素电路；根据所述预设时序，分时将显示数据写入所述相邻两行像素电路中的奇行像素电路和偶行像素电路；根据所述显示数据进行显示。可选地，所述按照预设时序驱动相邻两行像素电路，包括：按照所述预设时序控制所述相邻两行像素电路复位和设置阈值电压；按照所述预设时序控制所述相邻两行像素电路发光。可选地，所述根据所述预设时序，分时将显示数据写入所述相邻两行像素电路中的奇行像素电路和偶行像素电路，包括：按照所述预设时序控制一列像素电路连接的第一开关管和第二开关管分时导通。可选地，所述方法还包括：按照所述预设时序控制一列像素电路连接的第一开关管与相邻一列像素电路连接的第二开关管同时导通。与现有技术相比，本专利技术包括以下优点：驱动模块可以同时驱动相邻两行像素电路，增长了阈值电压的补偿时间，从而满足较高刷新频率时VTH的补偿能力，保证了显示效果；并且数据写入模块将显示数据分时写入奇行像素电路和偶行素模块，避免奇行数据线和偶行数据线之间的耦合电容引起竖线Mura，提高了显示品质。附图说明图1示出了本专利技术实施例一的一种驱动电路的结构示意图之一；图2示出了本专利技术实施例一的一种驱动电路的结构示意图之二；图3示出了本专利技术实施例一的预设时序的波形图；图4示出了本专利技术实施例二的一种显示面板的结构示意图；图5示出了本专利技术实施例三的一种显示面板的控制方法的步骤流程图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。实施例一参照图1，示出了本专利技术实施例提供的一种驱动电路的结构示意图。驱动电路10用于驱动阵列排布的像素电路20，所述驱动电路10包括多个驱动模块101和多个数据写入模块102；所述驱动模块101，通过控制线103连接相邻两行像素电路20，被配置为同时驱动所述相邻两行像素电路20；所述数据写入模块102，分别连接数据线104和一列像素电路20，被配置为在所述驱动模块101驱动所述像素电路20时，将所述数据线104上的显示数据分时写入所述一列像素电路20中的奇行像素电路和偶行像素电路。本实施例中，像素电路20可以采用7T1C像素电路，本专利技术实施例对此不作详细限定，可以根据实际情况进行设置。驱动电路10包括多个驱动模块101和多个数据写入模块102。每个驱动模块101通过控制线103连接相邻两行的像素电路20，同时驱动两行像素电路20。多个驱动模块101可以级联，按照预设时序每次驱动两行像素电路20，并从上至下依次驱动。例如，首先由驱动模块1驱动第1、2行的像素电路，再由驱动模块2驱动第3、4行像素电路。每个数据写入模块102分别连接数据线104和一列像素电路20。例如，数据写入模块1连接第1列像素电路，数据写入模块2连接第2列像素电路，数据写入模块3连接第3列像素电路。当驱动模块101驱动像素电路20时，数据写入模块102将数据线104上的显示数据，分时写入一列像素电路20中的奇行像素电路和偶行像素电路。例如，驱动模块1驱动第1、2行像素电路时，数据写入模块1先将显示数据写入第1列中的第1行像素电路，再将显示数据写入第1列中的第2行像素电路；数据写入模块2先将显示数据写入第2列中的第2行像素电路，再将显示数据写入第2列中的第1行像素电路。本专利技术实施例对此不作详细限定，可以根据实际情况进行设置。可选地，参照图2所示的驱动电路的结构示意图，所述驱动模块101包括第一GOA单元1011和第二GOA单元1012；所述控制线103包括第一控制线1031和第二控制线1032；所述第一GOA单元1011通过所述第一控制线1031连接所述相邻两行像素电路20，被配置为本文档来自技高网...

【技术保护点】
1.一种驱动电路，其特征在于，用于驱动阵列排布的像素电路，所述驱动电路包括多个驱动模块和多个数据写入模块；所述驱动模块，通过控制线连接相邻两行像素电路，被配置为同时驱动所述相邻两行像素电路；所述数据写入模块，分别连接数据线和一列像素电路，被配置为在所述驱动模块驱动所述像素电路时，将所述数据线上的显示数据分时写入所述一列像素电路中的奇行像素电路和偶行像素电路。

【技术特征摘要】
1.一种驱动电路，其特征在于，用于驱动阵列排布的像素电路，所述驱动电路包括多个驱动模块和多个数据写入模块；所述驱动模块，通过控制线连接相邻两行像素电路，被配置为同时驱动所述相邻两行像素电路；所述数据写入模块，分别连接数据线和一列像素电路，被配置为在所述驱动模块驱动所述像素电路时，将所述数据线上的显示数据分时写入所述一列像素电路中的奇行像素电路和偶行像素电路。2.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块包括第一GOA单元和第二GOA单元；所述控制线包括第一控制线和第二控制线；所述第一GOA单元通过所述第一控制线连接所述相邻两行像素电路，被配置为控制所述相邻两行像素电路复位和设置阈值电压；所述第二GOA单元通过所述第二控制线连接所述相邻两行像素电路，被配置为控制所述相邻两行像素电路发光。3.根据权利要求1所述的驱动电路，其特征在于，所述数据写入模块包括第一开关管、第二开关管；所述数据线分为奇行数据线和偶行数据线；所述第一开关管分别连接所述奇行数据线和所述奇行像素电路；所述第一开关管，被配置为按照预设时序导通，以使所述奇行数据线上的所述显示数据写入所述奇行像素电路；所述第二开关管分别连接所述偶行数据线和所述偶行像素电路；所述第二开关管，被配置按照所述预设时序导通，以使所述偶行数据线上的所述显示数据写入所述偶行像素电路。4.根据权利要求3所述的驱动电路，其特征在于，一列像素电路连接的所述第一开关管和所述第二开关管分时导通。5.根据权利要求3所述的驱动电路，其特征在于，一列像素电路连接的所述第一开关管与相邻一列像素电路连接的所述第二开关管同时导通。6.一种显示面板，其特征在于，所述显示面板包括如权利要求1-5所述的驱动电路，以及控制芯片和阵列排布的像素电路；所述控制芯片连接所述驱动电路，所述驱动电路连接所述像素电路；所述...

【专利技术属性】
技术研发人员：董甜，史世明，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11