单一时钟数据同步电路在数据传输中的应用制造技术

本发明专利技术涉及数据传输领域，具体涉及单一时钟数据同步电路在数据传输中的应用，包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元，同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；本发明专利技术所提供的技术方案能够有效克服只能接收单比特数据位宽的数据、容易产生亚稳态信号而导致后级逻辑电路出现逻辑混乱的缺陷。

【技术实现步骤摘要】
单一时钟数据同步电路在数据传输中的应用
本专利技术涉及数据传输领域，具体涉及单一时钟数据同步电路在数据传输中的应用。
技术介绍
在专用集成电路(ASIC，ApplicationSpecificIntegratedCircuit)和现场可编程门阵列(FPGA，FieldProgrammableGateArray)的逻辑设计中，往往会有多个时钟域之间的信号需要交互，跨时钟域异步信号的交互处理是否合理，即跨时钟域异步信号是否能够被稳定采样，是硬件电路设计是否可靠的关键因素之一。目前有一种跨时钟域异步数据的处理方法，参照图1，第一时钟域的脉冲信号Pulse_i需要传输到第二时钟域。在第一时钟域，使用时钟信号CLK1由脉冲保持寄存器10和取反逻辑11生成脉冲信号Pulse_n；在第二时钟域，使用时钟信号CLK2，由同步电路12经过两级寄存器120、121去亚稳态后将第二级寄存器的信号输出到寄存器13，并取寄存器121和寄存器13的输出值做异或，从而实现第一时钟域的脉冲信号到第二时钟域的脉冲信号的转换。当第一时钟域再来一个脉冲信号Pulse_i时，则上次保持脉冲的信号被取反，而后进入第二时钟域，第二时钟域的电路不变，实现脉冲信号的传递。图2为采用现有跨时钟域异步数据处理方法得到的数据信号波形图。从图2中可以看出，只要输入到脉冲保持寄存器的数据高有效，脉冲保持寄存器输出的结果就会变化。而且，脉冲保持寄存器只能接收单比特数据位宽的数据，对于多位数据位宽的异步信号，目前的跨时钟域异步数据的处理方法并不适用。
技术实现思路
(一)解决的技术问题针对现有技术所存在的上述缺点，本专利技术提供了单一时钟数据同步电路在数据传输中的应用，能够有效克服现有技术所存在的只能接收单比特数据位宽的数据、容易产生亚稳态信号而导致后级逻辑电路出现逻辑混乱的缺陷。(二)技术方案为实现以上目的，本专利技术通过以下技术方案予以实现：单一时钟数据同步电路在数据传输中的应用，包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元；所述同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；用于对一级采样单元输出的数据信号Q1进行采样，使数据信号Q1的亚稳态衰减，得到属于第二时钟域数据信号Q2的二级采样单元；用于对二级采样单元输出的数据信号Q2进行采样，使得数据信号Q2的亚稳态衰减，得到属于第二时钟域数据信号Q3的三级采样单元；所述组合逻辑单元能够将二级采样单元输出的数据信号Q2和三级采样单元输出的数据信号Q3进行组合逻辑计算，输出组合逻辑处理结果L，所述输出采样单元能够对组合逻辑处理结果L和三级采样单元输出的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’。优选地，所述一级采样单元、二级采样单元、三级采样单元均为触发器。优选地，所述输出采样单元为带使能端的触发器。优选地，所述组合逻辑单元采用的组合逻辑计算为等式运算。优选地，所述二级采样单元输出的数据信号Q2等于三级采样单元输出的数据信号Q3时，组合逻辑处理结果L等于1；否则，组合逻辑处理结果L等于0。优选地，所述组合逻辑处理结果L与输出采样单元的使能端相连，只有当所述组合逻辑处理结果L等于1时，输出采样单元才会对三级采样单元输出的数据信号Q3进行采样。(三)有益效果与现有技术相比，本专利技术所提供的单一时钟数据同步电路在数据传输中的应用有效降低了数据信号从第一时钟域传递至第二时钟域时，信号出现亚稳态的概率，有效解决了因亚稳态导致后级逻辑电路出现逻辑混乱的问题，极大提高了电路的稳定性，同时也克服了只能接收单比特数据位宽数据的缺陷。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中跨时钟域异步数据处理的系统结构示意图；图2为图1中系统处理的数据信号时序图；图3为本专利技术系统结构示意图；图4为本专利技术系统处理的数据信号时序图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。单一时钟数据同步电路在数据传输中的应用，如图3所示，包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元；同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；用于对一级采样单元输出的数据信号Q1进行采样，使数据信号Q1的亚稳态衰减，得到属于第二时钟域数据信号Q2的二级采样单元；用于对二级采样单元输出的数据信号Q2进行采样，使得数据信号Q2的亚稳态衰减，得到属于第二时钟域数据信号Q3的三级采样单元；组合逻辑单元能够将二级采样单元输出的数据信号Q2和三级采样单元输出的数据信号Q3进行组合逻辑计算，输出组合逻辑处理结果L，输出采样单元能够对组合逻辑处理结果L和三级采样单元输出的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’。一级采样单元、二级采样单元、三级采样单元均为触发器。输出采样单元为带使能端的触发器。组合逻辑单元采用的组合逻辑计算为等式运算。二级采样单元输出的数据信号Q2等于三级采样单元输出的数据信号Q3时，组合逻辑处理结果L等于1；否则，组合逻辑处理结果L等于0。组合逻辑处理结果L与输出采样单元的使能端相连，只有当组合逻辑处理结果L等于1时，输出采样单元才会对三级采样单元输出的数据信号Q3进行采样。一级采样单元用来采样第一时钟域的数据信号D(CLK1)，采样时钟为第二时钟域的CLK2，得到属于第二时钟域的数据信号Q1。如果采样时，第一时钟域的数据信号D(CLK1)正处于变化时刻，那么势必会造成亚稳态的产生。如图4所示，在采样时刻40，第一时钟域的数据信号D正从数据A变化到B，这就势必会导致一级采样单元输出的数据信号Q1在振荡时间内处于不稳定状态。二级采样单元用来采样数据信号Q1，采样时钟为第二时钟域的CLK2，采样得到属于第二时钟域的数据信号Q2。一级采样单元输出的数据信号Q1在振荡时间后将趋于一个稳定的值，但这个稳定的值是一个不可控的值，任何值都有可能。如图4所示，在采样时刻4本文档来自技高网...

【技术保护点】
1.单一时钟数据同步电路在数据传输中的应用，其特征在于：包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元；所述同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；用于对一级采样单元输出的数据信号Q1进行采样，使数据信号Q1的亚稳态衰减，得到属于第二时钟域数据信号Q2的二级采样单元；用于对二级采样单元输出的数据信号Q2进行采样，使得数据信号Q2的亚稳态衰减，得到属于第二时钟域数据信号Q3的三级采样单元；所述组合逻辑单元能够将二级采样单元输出的数据信号Q2和三级采样单元输出的数据信号Q3进行组合逻辑计算，输出组合逻辑处理结果L，所述输出采样单元能够对组合逻辑处理结果L和三级采样单元输出的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’。

【技术特征摘要】
1.单一时钟数据同步电路在数据传输中的应用，其特征在于：包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元；所述同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；用于对一级采样单元输出的数据信号Q1进行采样，使数据信号Q1的亚稳态衰减，得到属于第二时钟域数据信号Q2的二级采样单元；用于对二级采样单元输出的数据信号Q2进行采样，使得数据信号Q2的亚稳态衰减，得到属于第二时钟域数据信号Q3的三级采样单元；所述组合逻辑单元能够将二级采样单元输出的数据信号Q2和三级采样单元输出的数据信号Q3进行组合逻辑计算，输出组合逻辑处理结果L，所述输出采样单元能...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯入微科技有限公司，
类型：发明
国别省市：重庆,50