存储器元件及其制作方法技术

一种存储器元件，包括：多层堆叠结构(multi‑layers stack)、电荷储存层、第一通道层以及串列选择(String Selection，SSL)开关。多层堆叠结构包括交错堆叠的多个导体层和绝缘层以及至少一个第一贯穿开口，贯穿这些绝缘层和导体层。电荷储存层毯覆于第一贯穿开口的侧壁上。第一通道层位于第一贯穿开口中。串列选择开关，位于多层堆叠结构上，包括：第二通道层、栅极介电层和栅极。第二通道层位于第一通道层上方，并与第一通道层电性接触。栅极介电层位于第二通道层上，且具有与电荷储存层相异的材质。栅极位于栅极介电层上。

【技术实现步骤摘要】
存储器元件及其制作方法
本专利技术书是有关于一种存储器元件及其制作方法。特别是有关于一种非易失性存储器(Non-VolatileMemory，NVM)及其制作方法。
技术介绍
非易失性存储器元件，例如闪存，具有在移除电源时亦不丢失储存于存储单元中的信息的特性。已广泛运用于用于便携式音乐播放器、移动电话、数码相机等的固态大容量存储应用。三维非易失性存储器元件，例如垂直通道式(Vertical-Channel，VC)三维闪存元件，具有许多层堆叠结构，可达到更高的储存容量，更具有优异的电子特性，例如具有良好的数据保存可靠性和操作速度。形成典型三维非易失性存储器元件的方法，包括下述步骤：首先形成包含有彼此交错堆叠的多个绝缘层和导电层的多层叠结构(multi-layersstack)。并以刻蚀工艺在多层叠结构中形成至少一条沟槽，将多层叠结构区分为多个脊状多层叠层(ridge-shapedstacks)，使每一脊状多层叠层都包含多条由图案化导电层所形成的导电条带。再于沟槽的侧壁上依序形成包含有硅氧化物-氮化硅-硅氧化物(ONO结构)电荷储存层和通道层，进而在脊状多层叠层的每一个导电条带与电荷储存层和通道层三者重叠的位置上，定义出多个开关结构(switch)。其中，只有位于脊状多层叠层堆叠中间阶层的开关结构，可以用来作为存储单元，并通过通道层串接形成存储单元串列。位于脊状多层叠层堆叠的顶部阶层的开关结构则是作为存储单元串列的串列选择(StringSelection，SSL)开关。由于，串列选择开关包含有电荷储存层，并且通过通道层与存储单元串接。因此当存储单元进行写入/抹除操作时，串列选择开关和接地选择开关的电荷储存层会被充电，造成串列选择开关和接地选择开关的临界电压改变。而为了可靠地控制存储单元的操作，串列选择开关的临界电压必须保持稳定。需要增加额外的控制电路来对串列选择开关和接地选择开关施加电压，以补偿写入/抹除操作所造成的临界电压偏移效应。不仅会增加三维非易失性存储器元件的电力消耗，也影响三维非易失性存储器元件的操作效率。因此，有需要提供一种先进的存储器元件及其制作方法，来解决现有技术所面临的问题。
技术实现思路
本说明书的一实施例揭露一种存储器元件，包括：多层堆叠结构(multi-layersstack)、电荷储存层、第一通道层以及串列选择(StringSelection，SSL)开关。多层堆叠结构包括交错堆叠的多个导体层和绝缘层以及至少一个第一贯穿开口，贯穿这些导体层。电荷储存层毯覆于第一贯穿开口的侧壁上。第一通道层位于第一贯穿开口中。串列选择开关，位于多层堆叠结构上，包括：第二通道层、栅极介电层和栅极。第二通道层位于第一通道层上方，并与第一通道层电性接触。栅极介电层位于第二通道层上，且具有与电荷储存层相异的材质。栅极位于栅极介电层上。本说明书的另一实施例揭露一种存储器元件的制作方法，包括下述步骤：首先，形成一个多层堆叠结构，使其包括交错堆叠的多个导体层和绝缘层以及至少一个第一贯穿开口，贯穿这些绝缘层和导体层。形成电荷储存层，毯覆于第一贯穿开口的一侧壁上；并于第一贯穿开口中形成第一通道层，藉以于这些导体层、电荷储存层和第一通道层的多个重叠区域(intersectionpoints)上定义出多个存储单元。再于多层堆叠结构上形成串列选择开关，使串列选择开关包括：第二通道层、栅极介电层和栅极。第二通道层位于第一通道层上方，并与第一通道层电性接触。栅极介电层位于第二通道层上，具有与电荷储存层相异的材质。栅极位于栅极介电层上。根据上述实施例，本说明书是在提供一种存储器元件及其制作方法。其是在存储器元件的多层堆叠结构上方，单独地形成一个包含通道层、栅极介电层和栅极的串列选择开关，与位于多层堆叠结构中的存储单元串列串接，并且使串列选择开关的通道层与存储单元串列中的电荷储存层具有不同的材料。可防止串列选择开关在存储单元写入/抹除操作时，因充电而改变临界电压。因此，不需要额外的控制电路来补偿写入/抹除操作所造成的临界电压偏移效应。可减少存储器元件的电力消耗，同时促进存储器元件的操作效率。为了对本说明书的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：附图说明图1A至图1K为根据本说明书的一实施例所绘示的制作半导体元件的工艺结构剖面示意图；以及图2A至图2C为根据本说明书的另一实施例所绘示的制作存储器元件的工艺结构剖面示意图。【符号说明】100、200：存储器元件101：半导体基材102：牺牲层103：绝缘层104：电荷储存层105：第一通道层106：第二贯穿开口107：空间108：导体层109：存储单元串列109a：存储单元110：多层堆叠结构110a：第一贯穿开口111：介电隔离层112：接触插塞113：绝缘材料115：焊垫114：第二通道层116：图案化硬掩模层116a：覆盖层116b：氮化硅层117：栅极介电层118：栅极118′：导电材质层119：介电层120：串列选择开关121：凹室122：绝缘材料123：保护层124、224：位线201：通孔202：间隙壁具体实施方式本说明书是提供一种存储器元件及其制作方法，可改善存储器元件的操作效率。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂，下文特举一存储器元件及其制作方法作为优选实施例，并配合所附附图作详细说明。但必须注意的是，这些特定的实施案例与方法，并非用以限定本专利技术。本专利技术仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅用以例示本专利技术的技术特征，并非用以限定本专利技术的权利要求。该
中普通技术人员，将可根据以下说明书的描述，在不脱离本专利技术的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。请参照图1A至图1J，图1A至图1J为根据本说明书的一实施例所绘示的制作存储器元件100的工艺结构剖面示意图。在本实施例之中，存储器元件100可以是(但不限于)一种具有垂直通道的NAND存储器元件。制作存储器元件100的方法包括下述部骤：首先，提供一个半导体基材101。之后，于半导体基材101上形成一个多层堆叠结构110。在本说明书的一些实施例中，半导体层基材101可以由，例如p型掺杂、n型掺杂或无掺杂的多晶硅、锗或其他合适的半导体材料，所构成。多层堆叠结构110，包括交错堆叠的多个牺牲层102和多个绝缘层103。其中，牺牲层102和绝缘层103相互平行，并且沿着Z轴方向彼此交错堆叠在半导体层基材101上。其中，位于最底层的绝缘层103与半导体层基材101接触；且通过绝缘层103使牺牲层102与半导体层基材101电性隔离(如图1A所绘示)。在本说明书的一些实施例中，牺牲层102和绝缘层103可通过，例如低压化学气相沉积(LowPressureChemicalVaporDeposition，LPCVD)工艺，所制作而成。而且，牺牲层102和绝缘层103的材料必须不同。例如，牺牲层102可以是由含硅氮化物(nitride)，例如氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)或上述的任意组合，所构成。绝缘层103可以由与牺牲层102不同的介电材料，例如硅氧化物、碳本文档来自技高网...

【技术保护点】
1.一种存储器元件，包括：一多层堆叠结构(multi‑layers stack)，包括交错堆叠的多个导体层和多个绝缘层以及至少一第一贯穿开口，贯穿该些导体层；一电荷储存层，毯覆于该第一贯穿开口的一侧壁上；一第一通道层，位于该第一贯穿开口中；以及一串列选择(String Selection，SSL)开关，位于该多层堆叠结构上，包括：一第二通道层，位于该第一通道层上方，并与该第一通道层电性接触；一栅极介电层，位于该第二通道层上，且具有与该些电荷储存层相异的一材质；以及一栅极，位于该栅极介电层上。

【技术特征摘要】
1.一种存储器元件，包括：一多层堆叠结构(multi-layersstack)，包括交错堆叠的多个导体层和多个绝缘层以及至少一第一贯穿开口，贯穿该些导体层；一电荷储存层，毯覆于该第一贯穿开口的一侧壁上；一第一通道层，位于该第一贯穿开口中；以及一串列选择(StringSelection，SSL)开关，位于该多层堆叠结构上，包括：一第二通道层，位于该第一通道层上方，并与该第一通道层电性接触；一栅极介电层，位于该第二通道层上，且具有与该些电荷储存层相异的一材质；以及一栅极，位于该栅极介电层上。2.根据权利要求1所述的半导体元件，其中该第二通道层包括一柱状结构，具有小于该第一贯穿开口的一截面尺寸；该栅极介电层包括一氧化硅材质层或一高介电系数材料，且具有小于该些电荷储存层的一厚度；该第二通道层包括多晶硅；该栅极包括一金属。3.根据权利要求1所述的半导体元件，还包括：多个存储单元，位于该些导体层、该电荷储存层和该第一通道层的多个重叠区域(intersectionpoints)上，并通过该第一通道层彼此串连；一焊垫(pad)，位于该第一通道层与该第二通道层之间，并通过该焊垫导通该第一通道层和该第二通道层；一位线(BitLine，BL)，位于该第二通道层上，并与该第二通道层电性接触；一绝缘材料，位于该位线与该栅极之间，藉以将二者电性隔离；一半导体基材，其中该些绝缘层和该些导体层堆叠于其上；以及一接触插塞，贯穿该些绝缘层和该些导体层，并与该半导体基材电性接触。4.一种存储器元件的制作方法，包括：形成一多层堆叠结构，使其包括交错堆叠的多个导体层和多个绝缘层以及至少一第一贯穿开口，贯穿该些绝缘层和该些导体层；形成一电荷储存层，毯覆于该第一贯穿开口的一侧壁上；于该第一贯穿开口中形成一第一通道层，藉以于该些导体层、该电荷储存层和该第一通道层的多个重叠区域(intersectionpoints)上定义出多个存储单元；以及于该多层堆叠结构上形成一串列选择开关，使该串列选择开关包括：一第二通道层，位于该第一通道层上方，并与该第一通道层电性接触；一栅极介电层，位于该第二通道层上，且具有与该电荷储...

【专利技术属性】
技术研发人员：赖二琨，龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71