一种半导体结构及其制备方法技术

本申请公开了一种半导体结构及其制备方法，其中，所述半导体结构的制备方法在形成鳍部之前，在单晶半导体衬底上首先形成非单晶膜层，然后即可以在预设区域直接形成鳍部。这是由于所述非单晶膜层的存在，使得在形成所述鳍部的过程中，在非单晶膜层上会形成缺陷较多且非单晶结构的膜层结构，这些非单晶结构的膜层结构可以很容易地利用现有的刻蚀工艺或通过鳍部的外延过程的工艺参数控制来去除，从而达到只在所述预设区域中保留所述鳍部的目的。在形成所述鳍部的过程中无需对形成鳍部的材料的单晶结构进行刻蚀工艺的开发，也无需克服在浅沟槽隔离之间的沟槽中选择性外延鳍部的技术难题，为利用高迁移率沟道材料形成形貌良好的鳍部提供了可能。

【技术实现步骤摘要】
一种半导体结构及其制备方法
本申请涉及半导体
，更具体地说，涉及一种半导体结构及其制备方法。
技术介绍
为了满足电子设备不断小型化的需求，半导体器件的尺寸不断缩小，鳍式场效应晶体管(FinField-EffectTransisitor，FinFET)的出现解决了传统的互补式金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)晶体管在20nm以下时出现的源极和漏极之间的漏电流增加以及短沟道效应严重等现象，真正将半导体器件的制程带入到了20nm以下领域，为半导体器件的小型化提供了新的方向。鳍式场效应晶体管的结构如图1所示，包括：位于硅单晶半导体衬底10表面的多个鳍部11，位于相邻的鳍部11之间的浅沟槽隔离(图1中未示出)，又称为浅沟道隔离(ShallowTrenchIsolation，STI)；位于鳍部11内背离硅单晶半导体衬底10一端的沟道区13，以及位于沟道区13两侧的源区12和漏区14；位于鳍部11背离硅单晶半导体衬底10一侧表面的栅极结构20，栅极结构20朝向硅单晶半导体衬底10一侧的锗鳍11为沟道区13，位于栅极结构两侧，覆盖栅极结构侧面的侧墙30以及覆盖鳍部11、浅沟槽隔离侧面和顶面以及侧墙30侧面的层间介质层40。随着半导体器件的制程进入到7nm及以下技术节点，高迁移率沟道材料，如锗或锗化硅等材料，因其具有更好的驱动性能而使得其在鳍式场效应晶体管中的应用成为研究的热点。在高迁移率沟道材料在鳍式场效应晶体管中的应用过程中，需要解决鳍部和浅沟槽隔离的生长问题，现今主流的鳍式场效应晶体管的集成方式分为STI(ShallowTrenchIsolation，浅沟槽隔离)Last(后形成STI)和STIFirst(先形成STI)两种，在STIlast工艺中，首先在硅单晶半导体衬底上外延生长高迁移率沟道材料，然后对其进行刻蚀形成鳍部，最后进行浅沟槽隔离的淀积，这个过程中主要存在的问题是利用现有的刻蚀工艺对高迁移率沟道材料进行刻蚀可能会造成刻蚀剖面不陡直等问题，不仅刻蚀难度较高而且难以形成形貌良好的鳍部，从而对器件性能产生不良影响；而在STIFirst工艺中，首先在硅单晶半导体衬底上形成浅沟槽隔离，然后采用回刻或湿法腐蚀等工艺在浅沟槽隔离之间形成沟槽，并采用一步或两步外延工艺形成应变缓冲层以及高迁移率沟道材料的鳍部，但该工艺形成的鳍部存在缺陷和应力等关键参数的控制难度很大的问题，难以实现良好的膜层结构。
技术实现思路
为解决上述技术问题，本申请提供了一种半导体结构及其制备方法，以解决采用现有制备工艺难以形成形貌良好的高迁移率沟道材料的鳍部的问题。为解决上述技术问题，本申请实施例提供了如下技术方案：一种半导体结构的制备方法，包括：提供单晶半导体衬底；对所述单晶半导体衬底上预设区域之外的区域形成非单晶膜层；在所述预设区域上形成鳍部。可选的，所述单晶半导体衬底包括单晶硅衬底以及位于所述单晶硅衬底上的单晶结构层。可选的，所述单晶结构层包括单晶锗层或单晶锗化硅层或单晶碳化硅层或单晶锗层和单晶锗化硅层和单晶碳化硅层中任意一层或至少两种的叠层结构。可选的，所述对所述单晶半导体衬底上预设区域之外的区域形成非单晶膜层包括：利用预设杂质粒子对所述单晶半导体衬底上预设区域之外的区域进行等离子体处理，以形成位于所述预设区域之外的非单晶膜层。可选的，所述利用预设杂质粒子对所述单晶半导体衬底上预设区域之外的区域进行等离子体处理，以形成位于所述预设区域之外的非单晶膜层包括：在所述单晶半导体衬底上形成第一掩模图形，所述第一掩膜图形覆盖区域为预设区域；以所述第一掩模图形为掩膜，利用预设杂质粒子对所述单晶半导体衬底进行等离子体处理，以在所述第一掩模图形覆盖区域之外的区域形成非单晶膜层；去除所述第一掩膜图形。可选的，所述预设杂质粒子包括氩粒子、氮粒子、硼粒子、砷粒子、铟粒子、磷粒子或氟化硼粒子中任一种或几种的组合。可选的，所述等离子体处理的剂量范围为2×1014-2×1015/cm2。可选的，等离子体处理能量范围为15KeV-30KeV。可选的，所述在所述预设区域上形成所述鳍部包括：通过外延工艺在所述预设区域上形成第一单晶半导体结构。可选的，所述通过外延工艺在所述预设区域上形成第一单晶半导体结构包括：在所述单晶半导体衬底表面外延生长半导体层，以形成覆盖所述预设区域的第一单晶半导体结构和覆盖所述非单晶膜层的非单晶膜层结构；利用湿法选择性刻蚀工艺去除所述非单晶膜层结构。可选的，所述通过外延工艺在所述预设区域上形成第一单晶半导体结构包括：在所述单晶半导体衬底表面外延生长半导体层，并在半导体层的外延生长过程中掺入选择性刻蚀气体，以仅在所述预设区域中形成第一单晶半导体结构。可选的，形成所述第一单晶半导体结构之后还包括：利用浓缩氧化工艺对所述第一单晶半导体结构和所述单晶半导体衬底进行氧化处理，其中，在所述第一单晶半导体结构表面形成包围所述第一单晶半导体结构的第一氧化结构，在所述单晶半导体衬底表面形成第二氧化结构。可选的，在进行浓缩氧化处理之后，进一步包括以第一单晶半导体结构为应变缓冲层在其上形成第二单晶半导体结构。可选的，形成所述第一氧化结构和第二氧化结构之后还包括：在鳍部两侧形成浅沟槽隔离。可选的，还包括：跨所述鳍部形成栅堆叠；形成栅堆叠的侧墙；在栅堆叠两侧鳍部上形成源漏区。可选的，在形成源漏区之后，还包括：刻蚀去除所述栅堆叠，并在侧墙内形成替代栅堆叠。一种半导体结构，包括：单晶半导体衬底，所述单晶半导体衬底表面上具有第二氧化结构；位于所述第二氧化结构表面的至少一个鳍部；位于第二氧化结构表面，且位于相邻鳍部之间的浅沟槽隔离。可选的，还包括：位于所述鳍部侧壁上、且夹于鳍部和浅沟槽隔离之间的第一氧化结构，所述第一氧化结构与所述浅沟槽隔离顶部平齐，并且低于鳍部的顶部。可选的，还包括：跨所述鳍部的替代栅堆叠；位于替代栅堆叠的两侧、鳍部两端的源漏区。可选的，所述单晶半导体衬底包括单晶硅衬底以及位于所述单晶硅衬底上的单晶结构层。可选的，所述单晶结构层包括单晶锗层或单晶锗化硅层或单晶碳化硅层中任意一层或至少两种的叠层结构。可选的，所述鳍部包括第一单晶SiGe结构。可选的，所述鳍部进一步包括位于第一单晶SiGe结构上的第二单晶SiGe结构或纯Ge结构。可选的，所述第二单晶SiGe结构的Ge含量高于所述第一单晶SiGe结构。可选的，所述第一单晶SiGe结构的Ge含量为10％-75％。从上述技术方案可以看出，本申请实施例提供了一种半导体结构及其制备方法，其中，所述半导体结构的制备方法在形成鳍部之前，在单晶半导体衬底上首先形成非单晶膜层，然后即可以在预设区域直接形成鳍部。这是由于所述非单晶膜层的存在，使得在形成所述鳍部的过程中，在非单晶膜层上会形成缺陷较多且非单晶结构的膜层结构，这些非单晶结构的膜层结构可以很容易地利用现有的刻蚀工艺或通过鳍部的外延过程的工艺参数控制来去除，从而达到只在所述预设区域中保留所述鳍部的目的。在形成所述鳍部的过程中无需对形成鳍部的材料的单晶结构进行刻蚀工艺的开发，也无需克服在浅沟槽隔离之间的沟槽中选择性外延鳍部的技术难题，为利用高迁移率沟道材料形成形貌良好的鳍部提供了可能。附图说明为了本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：提供单晶半导体衬底；对所述单晶半导体衬底上预设区域之外的区域形成非单晶膜层；在所述预设区域上形成鳍部。

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供单晶半导体衬底；对所述单晶半导体衬底上预设区域之外的区域形成非单晶膜层；在所述预设区域上形成鳍部。2.根据权利要求1所述的方法，其特征在于，所述单晶半导体衬底包括单晶硅衬底以及位于所述单晶硅衬底上的单晶结构层。3.根据权利要求2所述的方法，其特征在于，所述单晶结构层包括单晶锗层或单晶锗化硅层或单晶碳化硅层中任意一层或至少两种的叠层结构。4.根据权利要求1所述的方法，其特征在于，所述对所述单晶半导体衬底上预设区域之外的区域形成非单晶膜层包括：利用预设杂质粒子对所述单晶半导体衬底上预设区域之外的区域进行等离子体处理，以形成位于所述预设区域之外的非单晶膜层。5.根据权利要求4所述的方法，其特征在于，所述利用预设杂质粒子对所述单晶半导体衬底上预设区域之外的区域进行等离子体处理，以形成位于所述预设区域之外的非单晶膜层包括：在所述单晶半导体衬底上形成第一掩模图形，所述第一掩膜图形覆盖区域为预设区域；以所述第一掩模图形为掩膜，利用预设杂质粒子对所述单晶半导体衬底进行等离子体处理，以在所述第一掩模图形覆盖区域之外的区域形成非单晶膜层；去除所述第一掩膜图形。6.根据权利要求5所述的方法，其特征在于，所述预设杂质粒子包括氩粒子、氮粒子、硼粒子、砷粒子、铟粒子、磷粒子或氟化硼粒子中任一种或几种的组合。7.根据权利要求6所述的方法，其特征在于，所述等离子体处理的剂量范围为2×1014-2×1015/cm2。8.根据权利要求6所述的方法，其特征在于，等离子体处理能量范围为15KeV-30KeV。9.根据权利要求1所述的方法，其特征在于，所述在所述预设区域上形成所述鳍部包括：通过外延工艺在所述预设区域上形成第一单晶半导体结构。10.根据权利要求9所述的方法，其特征在于，所述通过外延工艺在所述预设区域上形成第一单晶半导体结构包括：在所述单晶半导体衬底表面外延生长半导体层，以形成覆盖所述预设区域的第一单晶半导体结构和覆盖所述非单晶膜层的非单晶膜层结构；利用湿法选择性刻蚀工艺去除所述非单晶膜层结构。11.根据权利要求9所述的方法，其特征在于，所述通过外延工艺在所述预设区域上形成第一单晶半导体结构包括：在所述单晶半导体衬底表面外延生长半导体层，并在半导体层的外延生长过程中掺入选择性刻蚀气体，以仅在所述预设区域中形成第一单晶半导体结构。12.根据权利要求9所述的...

【专利技术属性】
技术研发人员：李永亮，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11