一种基于量子叠加态的量子加法器设计方法技术

一种基于量子叠加态的量子加法器设计方法，包括量子全加器和复位器、量子半加器和复位器的设计方法，以及由量子半加器、量子全加器和复位器构成n位量子加法器的设计方法，最后利用设计好的加法器实现基于量子叠加态的加法运算。本发明专利技术体现了量子信息处理在信号处理的高效性：只需14n‑13个基本操作就可实现2

【技术实现步骤摘要】
一种基于量子叠加态的量子加法器设计方法
本专利技术涉及一种基于量子叠加态的量子加法器设计方法，属量子线路设计

技术介绍
量子计算机有不同的结构模型，例如量子图灵机模型，量子线路模型，细胞自动机模型等。量子线路模型比其它的几种模型更容理解，但功能是等价的，因此采用量子线路模型来定义量子计算机：是由包含连线和基本量子门排列起来、形成的处理量子信息的量子线路建造的。量子计算机具有独特的处理数据能力，可解决现有经典计算机难以解决的数学问题，例如大数的质因子分解和离散对数求解，因此，它成为世界各国的战略竞争焦点。在量子计算中，信息单元用量子比特表示，它有两个基本量子态|0>和|1>，基本量子态简称为基态。一个量子比特可以是两个基态的线性组合，常被称为叠加态，可表示为|ψ>＝a|0>+b|1〉，其中a和b是两个复数。张量积是将小的向量空间合在一起，构成更大向量空间的一种方法，用符号表示。对于两个基态|u〉和|v>，它们的张量积常用缩写符号|uv>，|u>|v>或|u,v>表示，例如对于基态|0>和|1〉，它们的张量积可表示为对于矩阵U的n次张量积可简写成对于量子态|u>的n次张量积也可简写成量子线路可以由一序列的量子比特门构成，在量子线路的表示图中，每条线都表示量子线路的连线，量子线路的执行顺序是从左到右。量子比特门可以方便的用矩阵形式表示。n量子比特的量子门可以用一个2n×2n的酉矩阵U表示，即其中U+是U的共轭转置矩阵，I是单位阵，是I的n次张量积。X(非门)，V和V+是三个常用的单量子比特门，它们的矩阵表示分别为：其中i是虚数单位。最重要的多量子比特门是受控U门，由控制量子比特和目标量子比特，当控制位为1时，用黑点表示，当控制位为0时，用白点表示。当U＝X,V,V+，此时受控U门分别称为受控非门，受控V门，受控V+门，它们的符号表示见图1。可以用n量子比特来表示一个小于2n整数：|bn-1bn-2...b0>，其中bh∈{0,1},h＝0,...,n-1。进一步，n+m量子比特态可以存储一个大小为2m的列向量：其中b(j)是一个n位整数，j＝0,...,2m-1，n和m都是正整数。量子线路的性能指标为线路的复杂度。线路的复杂度是指线路中受控非门，受控V门，受控V+门的总的数量。
技术实现思路
本专利技术的目的是，为了解决量子叠加态的量子加法运算问题，提出一种基于量子叠加态的量子加法器设计方法。本专利技术实现的技术方案如下，一种基于量子叠加态的量子加法器设计方法，所述方法利用基本量子受控门实现量子半加器和复位器、量子全加器和复位器的设计方法，以及由量子半加器、量子全加器和复位器构成n量子比特的加法器的设计方法，最后利用设计好的加法器实现基于量子叠加态的加法运算。所述基本量子受控门包括受控非门、受控V门和受控量子全加器V+门。所述量子半加法器和复位器的设计方法如下：利用四个受控门实现量子半加器设计线路，用符号P表示；四个受控门包括一个受控非门、二个受控V门和一个受控V+门；这四个受控门的连接顺序为：受控V门、受控非门、受控V门、受控V+门。将量子半加器应用到量子态|ci>|bi>|ai>，得到：其中是异或操作，ci,bi,ai∈{0,1}；当|ci>＝|0>时，由上式可知量子半加器实现加法(bi＋ai)，其中输出的第一个量子比特｜aibi>存储加法(bi+ai)的进位信息，输出的第二个量子比特存储的是加法的和；为了将加法运算后的辅助量子位复位到初始状态，所述量子半加器的复位器，由五个受控门组成，用符号To表示；五个受控门包括二个受控非门、二个受控V门和一个受控V+门；这五个受控门的连接顺序为：受控V+门、受控V门、受控非门、受控V门、受控非门。其中是异或操作，ci,bi,ai∈{0,1}；由上式可知量子半加器的复位器将复位为|ci>；所述量子半加器的复杂度为4，相应的复位器的的复杂度为5。所述量子全加器和复位器的设计方法如下：所述量子全加器利用六个受控门实现量子全加器设计线路，用符号A表示；六个受控门包括二个受控非门、三个受控V门和一个受控V+门；这六个受控门的连接顺序为:受控V门、受控V+门、受控非门、受控V门、受控非门、受控V门。将量子全加器应用到量子态|ci>|bi>|ai>|ci-1>，得到：其中是异或操作，ci,bi,ai,ci-1∈{0,1}；当|ci>＝|0>时，由上式可知量子全加器实现加法(bi+ai+ci-1)，其中输出的第一个量子比特存储加法(bi+ai+ci-1)的进位信息，输出的第二个量子比特存储的是加法的和；为了将加法运算后的辅助量子位复位到初始状态，设计量子全加器的复位器，由八个受控门组成，用符号S2表示；八个受控门包括四个受控非门、三个受控V门和一个受控V+门；这八个受控门的连接顺序为:受控V门、受控V+门、受控非门、受控V门、受控非门、受控V门、受控非门、受控非门。将量子全加器的复位器应用到量子态得到：其中是异或操作，ci,bi,ai,ci-1∈{0,1}；由上式可知量子全加器的复位器将复位为|ci>；所述量子全加器的复杂度为6，相应的复位器为8。所述n量子比特的量子加法器的设计方法如下：利用量子半加器、量子全加器及相应的复位器实现n量子比特的量子加法器设计线路，用符号AD表示；n量子比特的量子加法器由(n-1)个量子全加器、(n-2)个量子全加器的复位器、1个量子半加器和1个量子半加器的复位器组成，它实现两个n位的整数的加法运算；假设n位的整数a和b存储在如下两个n量子比特的基态中：其中an-1an-2…a0和bn-1bn-2...b0分别是整数a和b的二进制表示，ah,bh∈{0,1},h＝0,...,n-1；添加n量子比特的量子基态为加法运算的辅助位，并排列顺序得到|0bn-1an-10bn-2an-2...0b0a0>作为输入；将加法器应用到|0bn-1an-10bn-2an-2...0b0a0>，得到：AD|0bn-1an-10bn-2an-2...0b0a0>＝|snsn-1an-10sn-2an-2...0s0a0>；其中s＝a+b，snsn-1sn-2...s0是整数s的二进制表示，sh∈{0,1},h＝0,...,n；由上式可知，加法器实现如下的加法运算：实现n位整数的加法的量子全加器复杂度为14n-13,n≥2。所述基于量子叠加态的加法运算实现方法为：2m个元素的列向量可以存储在如下的(n+m)量子比特的量子叠加态中：其中b(j)是一个n位整数，j＝0,...,2m-1，n和m都是正整数；将加法器AD和张量运算得到新的量子运算其中，符号为张量运算符号；将应用到得到：其中an-1an-2...a0、b(j)n-1b(j)n-2...b(j)0本文档来自技高网...

【技术保护点】
1.一种基于量子叠加态的量子加法器设计方法，其特征在于，所述方法利用量子受控门实现量子半加器和复位器、量子全加器和复位器的设计方法，以及由量子半加器、量子全加器和复位器构成n量子比特的加法器的设计方法，最后利用设计好的加法器实现基于量子叠加态的加法运算。

【技术特征摘要】
1.一种基于量子叠加态的量子加法器设计方法，其特征在于，所述方法利用量子受控门实现量子半加器和复位器、量子全加器和复位器的设计方法，以及由量子半加器、量子全加器和复位器构成n量子比特的加法器的设计方法，最后利用设计好的加法器实现基于量子叠加态的加法运算。2.根据权利要求1所述的一种基于量子叠加态的量子加法器设计方法，其特征在于，所述量子半加法器和复位器的设计方法如下：利用四个受控门实现量子半加器设计线路，用符号P表示；四个受控门包括一个受控非门、二个受控V门和一个受控V+门；这四个受控门的连接顺序为：受控V门、受控非门、受控V门、受控V+门；将量子半加器应用到量子态|ci＞|bi＞|ai＞，得到：其中是异或操作，ci,bi,ai∈{0,1}；当|ci＞＝|0＞时，由上式可知量子半加器实现加法(bi+ai)，其中输出的第一个量子比特|aibi＞存储加法(bi+ai)的进位信息，输出的第二个量子比特存储的是加法的和；为了将加法运算后的辅助量子位复位到初始状态，所述量子半加器的复位器，由五个受控门组成，用符号To表示；五个受控门包括二个受控非门、二个受控V门和一个受控V+门；这五个受控门的连接顺序为：受控V+门、受控V门、受控非门、受控V门、受控非门；其中是异或操作，ci,bi,ai∈{0,1}；由上式可知量子半加器的复位器将复位为|ci＞；所述量子半加器的复杂度为4，相应的复位器的复杂度为5。3.根据权利要求1所述的一种基于量子叠加态的量子加法器设计方法，其特征在于，所述量子全加器和复位器的设计方法如下：所述量子全加器利用六个受控门实现量子全加器设计线路，用符号A表示，六个受控门包括二个受控非门、三个受控V门和一个受控V+门；这六个受控门的连接顺序为：受控V门、受控V+门、受控非门、受控V门、受控非门、受控V门；将量子全加器应用到量子态|ci＞|bi＞|ai＞|ci-1＞，得到：其中是异或操作，ci,bi,ai,ci-1∈{0,1}；当|ci＞＝|0＞时，由上式可知量子全加器实现加法(bi+ai+ci-1)，其中输出的第一个量子比特存储加法(bi+ai+ci-1)的进位信息，输出的第二个量子比特存储的是加法的和；为了将加法运算后的辅助量子位复位到初始状态，设计量子全加器的复位器，它由八个受控门组成，用符号S2表示；八个受控门包括四个受控非门、三个受控V门和一个受控V+门；这八个受控门的连接顺序为：受控V门、受控V+门、受控非门、受控V门、受控非门、受控V门、受...

【专利技术属性】
技术研发人员：范萍，黎海生，丁振凡，殷爱菡，
申请(专利权)人：华东交通大学，
类型：发明
国别省市：江西,36