ESD通路探测方法及系统技术方案

技术编号:19776666 阅读:21 留言:0更新日期:2018-12-15 10:45
一种ESD通路探测方法及系统,所述方法包括:当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流产生的光子进行探测;基于探测得到的光子的位置信息,获得ESD通路影像;基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常。上述的方案,可以对待测试芯片中ESD通路进行定位,满足对待测试芯片ESD通路失效原因的分析需求。

【技术实现步骤摘要】
ESD通路探测方法及系统
本专利技术涉及电路
,特别是涉及一种ESD通路探测方法及系统。
技术介绍
静电释放(Electro-Staticdischarge,ESD),是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科。在先进工艺中,合理的ESD泄放通路设计,可以使得ESD电路按照预定的通路流动,从而可以确保芯片工作的安全性和可靠性。而进行ESD通路设计时,需要首先获取芯片的传输线脉冲发生器(TransmissionLinePulse,TLP)数据,进而利用获取到的TLP数据,对芯片内的ESD通路进行分析。但是,基于芯片的TLP数据进行ESD通路分析,若分析得到的ESD通路分析结果与预期不一致时,则难以基于TLP数据定位出芯片内非正常ESD通路的位置,无法满足芯片ESD通路失效原因的分析需求。
技术实现思路
本专利技术实施例要解决的技术问题是如何确定待测试芯片中非正常ESD通路的位置。为了解决上述问题,本专利技术实施例提供一种ESD通路探测方法,包括:当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测;基于探测得到的光子的位置信息,获得ESD通路影像;基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常。可选地,通过对所述待测试芯片施加ESD脉冲,使得所述待测试芯片泄放ESD电流。可选地,所述对所述待测试芯片施加ESD脉冲,包括:采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片。可选地,所述采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片,包括:采用等距时间间隔产生ESD脉冲并施加于所述待测试芯片。可选地,所述方法还包括:对施加在所述待测试芯片的ESD脉冲进行监测。可选地,所述基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常,包括:将所述ESD通路影像与所述待测试芯片的版图图像进行位置重叠,若所述ESD通路影像中的ESD通路所在的位置与所述待测试芯片的版图图像中相应ESD通路的位置重合,则所述待测试芯片中对应的ESD通路为正常ESD通路,否则为非正常ESD通路。本专利技术实施例还提供了一种ESD通路探测系统,所述系统包括:探测单元,适于当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测;影像生成单元,适于基于探测得到的光子的位置信息,获得ESD通路影像;通路确定单元,适于基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常。可选地,所述系统还包括:ESD脉冲产生单元,适于通过对所述待测试芯片施加ESD脉冲,使得所述待测试芯片泄放ESD电流。可选地,所述ESD脉冲产生单元,适于采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片。可选地,所述ESD脉冲产生单元,适于采用等距时间间隔产生ESD脉冲并施加于所述待测试芯片。可选地,所述ESD脉冲产生单元采用电容和阻抗相匹配的导线与所述待测试芯片耦接。可选地,所述ESD脉冲产生单元采用人体放电模型或者机器模型产生ESD脉冲。可选地,所述系统还包括:监测单元,适于对施加在所述待测试芯片上的ESD脉冲进行监测。可选地,所述监测单元为示波单元。可选地,还包括:控制单元,适于控制所述探测单元、所述监测单元与所述ESD脉冲产生单元同步开启和关闭。可选地,所述探测单元为微光显微镜或铟镓砷探测器。可选地,所述通路确定单元,适于将所述ESD通路影像与所述待测试芯片的版图图像进行位置重叠,若所述ESD通路影像中的ESD通路所在的位置与所述待测试芯片的版图图像中相应ESD通路的位置重合,则所述待测试芯片中对应的ESD通路为正常ESD通路,否则为非正常ESD通路。与现有技术相比,本专利技术的技术方案具有以下有益效果:采用上述的方案,当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测,进而可以基于探测得到的光子的位置信息,获得ESD通路影像,最终基于所述ESD通路影像,可以确定所述待测试芯片中对应的ESD通路是否正常,满足芯片ESD通路失效原因的分析需求。附图说明图1是本专利技术实施例中的一种ESD通路探测系统的结构示意图;图2是本专利技术实施例中的一种ESD通路探测方法的流程图;图3是待测试芯片对应的TLP数据曲线图;图4是本专利技术实施例中的HBM-200V的待测试芯片的ESD通路影像;图5是图4所示的ESD通路影像的部分区域放大图;图6是本专利技术实施例中的HBM-500V的待测试芯片的ESD通路影像;图7是图6所对应的待测试芯片的版图图像;图8是本专利技术实施例中的HBM-2000V的待测试芯片的ESD通路影像。具体实施方式目前,通常采用TLP数据,对芯片的ESD通路进行分析。其中,当基于TLP数据分析得到的ESD通路分析结果与预期一致时,可以很容易对芯片中的ESD通路进行进一步的分析。但是,当基于TLP数据分析得到的ESD通路分析结果与预期不一致时,通过TLP数据仅能分析出对应的维持点的化学参数,而产生该维持点的电学结构有很多,因而很难确定地知道产生该维持点的电学结构,也就难以准确地定位出非正常ESD通路的位置,导致后续无法对芯片ESD通路失效原因进行分析。为解决上述问题,本专利技术实施例提供了一种ESD通路探测方法,当待测试芯片泄放ESD电流时,通过探测待测试芯片因泄放ESD电流释放的光子的位置信息,进而可以基于探测得到的光子的位置信息,获得ESD通路影像,最终可以基于所述ESD通路影像,确定所述待测试芯片对应的ESD通路是否正常,由此可以满足芯片中ESD通路失效原因的分析需求。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本专利技术的具体实施例做详细的说明。为了便于理解,下面首先将对应的ESD通路探测系统进行简要地介绍。图1示出了本专利技术实施例中的一种ESD通路探测系统的结构。参见图1,在本专利技术一实施例中,ESD通路探测系统可以包括相互耦接的探测单元11,影像生成单元12以及通路确定单元13,其中:所述探测单元11,适于当待测试芯片14泄放ESD电流时,对所述待测试芯片14因泄放ESD电流释放的光子的位置信息进行探测;所述影像生成单元12,适于基于探测得到的光子的位置信息,获得ESD通路影像;所述通路确定单元13,适于基于所述ESD通路影像,确定所述待测试芯片14中对应的ESD通路是否正常。在本专利技术一实施例中,所述ESD通路探测系统还可以包括:ESD脉冲产生单元15,适于通过对所述待测试芯片14施加ESD脉冲,使得所述待测试芯片14泄放ESD电流。在具体实施中,为了确保ESD脉冲产生单元15产生的脉冲尽可能地施加在待测试芯片14上,可以采用电容和阻抗相匹配的导线连接ESD脉冲产生单元15和待测试芯片14,以避免ESD脉冲产生单元15产生的ESD脉冲的传输衰减,使得施加于待测试芯片14上的ESD脉冲与ESD脉冲产生单元15产生的ESD脉冲尽可能地保持一致,以避免对探测结果造成干扰。在具体实施中,ESD脉冲产生单元15可以采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片14上。其中,所述预设的时间间隔可以根据实际需要进行设置。相邻ESD脉冲之间的时间间隔可以相同,也可以不同,具体不作本文档来自技高网...

【技术保护点】
1.一种ESD通路探测方法,其特征在于,包括:当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测;基于探测得到的光子的位置信息,获得ESD通路影像;基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常。

【技术特征摘要】
1.一种ESD通路探测方法,其特征在于,包括:当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测;基于探测得到的光子的位置信息,获得ESD通路影像;基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常。2.根据权利要求1所述的ESD通路探测方法,其特征在于,通过对所述待测试芯片施加ESD脉冲,使得所述待测试芯片泄放ESD电流。3.根据权利要求2所述的ESD通路探测方法,其特征在于,所述对所述待测试芯片施加ESD脉冲,包括:采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片。4.根据权利要求3所述的ESD通路探测方法,其特征在于,所述采用预设的时间间隔产生ESD脉冲并施加于所述待测试芯片,包括:采用等距时间间隔产生ESD脉冲并施加于所述待测试芯片。5.根据权利要求2所述的ESD通路探测方法,其特征在于,还包括:对施加在所述待测试芯片的ESD脉冲进行监测。6.根据权利要求1所述的ESD通路探测方法,其特征在于,所述基于所述ESD通路影像,确定所述待测试芯片中对应的ESD通路是否正常,包括:将所述ESD通路影像与所述待测试芯片的版图图像进行位置重叠,若所述ESD通路影像中的ESD通路所在的位置与所述待测试芯片的版图图像中相应ESD通路的位置重合,则所述待测试芯片中对应的ESD通路为正常ESD通路,否则为非正常ESD通路。7.一种ESD通路探测系统,其特征在于,包括:探测单元,适于当待测试芯片泄放ESD电流时,对所述待测试芯片因泄放ESD电流释放的光子的位置信息进行探测;影像生成单元,适于基于探测得到的光子的位置信息,获得ESD通路影像;通路确定单元,适于基于所述ESD通路影像,确定所述待测试芯片中对应的E...

【专利技术属性】
技术研发人员:王俊王刚宁汤觅蒲贤勇朱澄宇
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1