用于扬声器电流感测的地开关制造技术

本申请公开一种电路，其包括高侧晶体管对(MN1、MN2)、低侧晶体管对(MN3、MN4)、在第一感测节点(102)处耦接到低侧晶体管中的一个晶体管的第一感测电阻器(RESENSE1)，以及在第二感测节点(112)处耦接到低侧晶体管中的另一晶体管的第二感测电阻器(RESENSE2)。第一感测电阻器(RESENSE1)和第二感测电阻器(RESENSE2)在地节点(PGND)处耦接在一起。该电路包括耦接到第一感测电阻器(RESENSE1)的第一开关网络(114)、耦接到第二感测电阻器(RESENSE2)的第二开关网络(124)、第一对开关(SW1、SW2)，以及第二对开关(SW3、SW4)，该第一对开关被配置为选择性地提供地节点(PGND)的电势或第一感测节点(102)的电势作为到第一开关网络(114)的地电势，该第二对开关被配置为选择性地提供地节点(PGND)的电势或第二感测节点(112)的电势作为到第二开关网络(124)的地电势。

【技术实现步骤摘要】
用于扬声器电流感测的地开关相关申请本申请要求于2017年5月31日提交的印度临时申请号201741019064的优先权，其通过引用合并于此。
技术介绍
扬声器由放大器驱动。扬声器包括放大器上的感性负载。因此，通过扬声器的电流和扬声器上的电压之间存在相位差。一些放大器是包含开关调节器的D类放大器。D类放大器的输出端子上的电压在放大器的再循环模式中变为负值。也就是说，对于从电源和地操作的扬声器放大器，扬声器的一个节点或另一个节点可能经历负电压。扬声器节点上的负电压对测量扬声器电流的系统提出了问题。扬声器电流的测量可被用于评估扬声器温度和偏移。对于连接到放大器的输出端上的感测节点的开关，负电压会导致其复杂化。由于负电压，这种开关可能会经历漏电流，这进而导致精度、线性度和总谐波失真以及噪声问题。
技术实现思路
在一个示例中，一种电路包括：高侧晶体管对；耦接到高侧晶体管对的低侧晶体管对；在第一感测节点处耦接到低侧晶体管中的一个晶体管的第一感测电阻器；以及在第二感测节点处耦接到低侧晶体管中的另一个晶体管的第二感测电阻器。第一感测电阻器和第二感测电阻器在地节点处被耦接在一起。该电路还包括：耦接到第一感测电阻器的第一开关网络；耦接到第二感测电阻器的第二开关网络；第一对开关，其被配置为选择性地提供地节点的电势或第一感测节点的电势作为到第一开关网络的地电势；以及第二对开关，其被配置为选择性地提供地节点的电势或第二感测节点的电势作为到第二开关网络的地电势。在另一个示例中，一种电路包括：耦接到电源节点的高侧晶体管对；耦接到高侧晶体管对的低侧晶体管对；在第一感测节点处耦接到低侧晶体管中的一个晶体管的第一感测电阻器；以及在第二感测节点处耦接到低侧晶体管中的另一个晶体管的第二感测电阻器。第一感测电阻器和第二感测电阻器在地节点处被耦接在一起。该电路还包括第一开关网络，该第一开关网络耦接到第二感测电阻器并包括第一电阻器、第二电阻器和第一多个开关。第一多个开关被配置为选择性地将第一电阻器耦接在第一感测节点和第一开关网络的第一输出节点之间以及地节点和第一开关网络的第二输出节点之间。该电路还包括第二开关网络，该第二开关网络耦接到第二感测电阻器并包括第三电阻器、第四电阻器和第二多个开关。第二多个开关被配置为选择性地将第三电阻器耦接在第二感测节点和第二开关网络的第三输出节点之间以及地节点和第二开关网络的第四输出节点之间。在又一个示例中，一种装置包括：耦接到电源节点的高侧晶体管对；耦接到高侧晶体管对的低侧晶体管对；在第一感测节点处耦接到低侧晶体管中的一个晶体管的第一感测电阻器；在第二感测节点处耦接到低侧晶体管中的另一个晶体管的第二感测电阻器，其中第一感测电阻器和第二感测电阻器在地节点处耦接在一起；以及模数转换器(ADC)。该装置还包括：第一开关网络，其耦接到第一感测电阻器并且经由第一输出节点和第二输出节点耦接到ADC；第二开关网络，其耦接到第二感测电阻器并且经由第三输出节点和第四输出节点耦接到ADC；第一对开关，其被配置为使用来自ADC的符号位选择性地提供地节点的电势或第一感测节点的电势作为到第一开关网络的地电势；以及第二对开关，其被配置为使用来自ADC的符号位选择性地提供地节点的电势或第二感测节点的电势作为到第二开关网络的地电势。附图说明将参考附图对各种示例进行具体描述，在附图中：图1示出根据说明性示例的系统，其包括耦接在电流感测电阻器和模数转换器之间的开关网络。图2示出图1的开关网络的示例。图3示出图2的开关网络中包含的各个开关的示例。具体实施方式图1示出包括用于驱动诸如扬声器90的感性负载的电路的系统100的示例。所公开的电路包括高侧晶体管对MN1和MN2、低侧晶体管对MN3和MN4以及第一感测电阻器RSENSE1和第二感测电阻器RSENSE2。RSENSE1在节点102(在本文中也被称为感测节点102)处耦接到低侧晶体管MN3。类似地，RSENSE2在节点112(在本文中也被称为感测节点112)处耦接到低侧晶体管MN4。RSENSE1和RSENSE2的相反端也在地节点120(在图1中指定为PGND)处耦接在一起。系统100还包括第一开关网络114和第二开关网络124。第一开关网络114耦接到RSENSE1。第二开关网络124耦接到RSENSE2。包括SW1和SW2的第一对开关耦接到第一开关网络114。SW1耦接到感测节点102并且SW2耦接到地节点120。包括SW3和SW4的第二对开关耦接到第二开关网络124。SW3耦接到感测节点112并且SW4耦接到地节点120。第一对开关SW1和SW2被配置为选择性地提供地节点120的电势或感测节点102的电势作为到第一开关网络114的地电势(GND1)。类似地，第二对开关SW3和SW4被配置为选择性地提供地节点120的电势或感测节点112的电势作为到第二开关网络124的地电势(GND2)。图1中所示的电路包括用于驱动或支持驱动扬声器90的电路(例如，放大器)。在示出的示例中，MN1-MN4是功率晶体管并且是n型金属氧化物半导体场效应晶体管(NMOS器件)。在其他实施例中，功率晶体管可以被实现为p型金属氧化物半导体场效应晶体管(PMOS器件)。高侧晶体管MN1和MN2的漏极在电源节点110(PVDD)处耦接在一起。正电源电压可以被提供给电源节点110以操作放大器。MN3的漏极在节点140处耦接到MN1的源极，而MN4的漏极在节点145处耦接到MN2的源极。扬声器90(或其他类型的感性负载)可以耦接到节点140和145。如图所示，MN1-MN4的栅极分别由控制信号CTL1、CTL2、CTL3和CTL4控制，以导通和关断各个晶体管。时钟发生器160被包括在内，其向栅极驱动器165提供第一时钟(CLK1)。栅极驱动器包括缓冲器，以基于由CLK1指定的时序使控制信号CTL1、CTL2、CTL3和CTL4有效(assert)。时钟发生器160还生成用于控制第一开关网络114和第二开关网络124的时序的第二时钟CLK2。在一个实施例中，CLK2的频率是CLK1的频率的整数倍。例如，CLK1的频率可以是384KHz，而CLK2的频率可以是768KHz。在其他示例中，CLK2的频率不是CLK1的频率的整数倍。晶体管MN1-MN4被配置为D类放大器，并且因此被控制为以下述三种配置之一操作：(1)MN1和MN4导通，并且MN2和MN3关断，这导致电流从电源节点110流出、通过MN1、通过扬声器90并且通过MN4和RSENSE2流到地节点120；(2)MN2和MN3导通，并且MN1和MN4关断，这导致电流从电源节点110流出、通过MN2、通过扬声器90以及通过MN3和RSENSE1流到地节点120；以及(3)MN3和MN4导通，并且MN1和MN2关断，这导致电流在包括扬声器90、MN3和MN4以及地节点120的回路中沿一个方向或另一方向流动，该流动方向取决于电感器(由于其感应特性，其为一种储能元件)的充电。在上述每个操作阶段期间，扬声器电流流过感测电阻器RSENSE1和RSENSE2中的一个或另一个。感测电阻器RSENSE1和RSENSE2包含足够低电阻的电阻器，以免对放大器施加很大的额外负载，但是电阻两端产生的电压是本文档来自技高网...

【技术保护点】
1.一种电路，其包括：高侧晶体管对，其耦接到电源节点；低侧晶体管对，其耦接到所述高侧晶体管对；第一感测电阻器，其在第一感测节点处耦接到所述低侧晶体管中的一个晶体管；第二感测电阻器，其在第二感测节点处耦接到所述低侧晶体管中的另一晶体管，其中所述第一感测电阻器和所述第二感测电阻器在地节点处被耦接在一起；第一开关网络，其耦接到所述第一感测电阻器；第二开关网络，其耦接到所述第二感测电阻器；第一对开关，其被配置为选择性地提供所述地节点的电势或所述第一感测节点的电势作为到所述第一开关网络的地电势；以及第二对开关，其被配置为选择性地提供所述地节点的电势或所述第二感测节点的电势作为到所述第二开关网络的地电势。

【技术特征摘要】
2017.05.31 IN 201741019064;2017.12.22 US 15/852,131.一种电路，其包括：高侧晶体管对，其耦接到电源节点；低侧晶体管对，其耦接到所述高侧晶体管对；第一感测电阻器，其在第一感测节点处耦接到所述低侧晶体管中的一个晶体管；第二感测电阻器，其在第二感测节点处耦接到所述低侧晶体管中的另一晶体管，其中所述第一感测电阻器和所述第二感测电阻器在地节点处被耦接在一起；第一开关网络，其耦接到所述第一感测电阻器；第二开关网络，其耦接到所述第二感测电阻器；第一对开关，其被配置为选择性地提供所述地节点的电势或所述第一感测节点的电势作为到所述第一开关网络的地电势；以及第二对开关，其被配置为选择性地提供所述地节点的电势或所述第二感测节点的电势作为到所述第二开关网络的地电势。2.根据权利要求1所述的电路，其进一步包括模数转换器，所述模数转换器被耦接至所述第一开关网络和所述第二开关网络并且被配置为生成通过所述第一感测电阻器和所述第二感测电阻器之中每一个的电流的数字表示。3.根据权利要求2所述的电路，其中通过所述第一感测电阻器或所述第二感测电阻器之一的电流的所述数字表示的符号位被用于控制所述第一对开关。4.根据权利要求3所述的电路，其中所述第一对开关被配置为使得所述符号位致使所述第一对开关中的一个开关断开而所述第一对开关中的另一个开关闭合。5.根据权利要求3所述的电路，其进一步包括反相器，所述反相器耦接到所述模数转换器并且被配置为将所述符号位反转以生成反转符号位，其中所述反转符号位被用于控制所述第二对开关。6.根据权利要求5所述的电路，其中所述第二对开关被配置为使得所述反转符号位致使所述第二对开关中的一个开关断开而所述第二对开关中的另一个开关闭合。7.根据权利要求1所述的电路，其中所述第一开关网络包括：第一电阻器；第二电阻器；和第三多个开关，其耦接到所述第一电阻器和所述第二电阻器，其中所述第三多个开关被配置为选择性地将所述第一电阻器耦接在所述第一感测节点和所述第一开关网络的第一输出节点之间以及所述地节点和所述第一开关网络的第二输出节点之间。8.根据权利要求7所述的电路，其进一步包括模数转换器，所述模数转换器被耦接至所述第一开关网络的所述第一输出节点和所述第二输出节点。9.根据权利要求7所述的电路，其中所述第二开关网络包括：第三电阻器；第四电阻器；和第四多个开关，其耦接到所述第三电阻器和所述第四电阻器，其中所述第四多个开关被配置为选择性地将所述第三电阻器耦接在所述第二感测节点和所述第二开关网络的第三输出节点之间以及所述地节点和所述第二开关网络的第四输出节点之间。10.根据权利要求9所述的电路，进一步包括控制所述高侧晶体管对和所述低侧晶体管对的操作的第一时钟以及控制所述第三多个开关和所述第四多个开关的操作的第二时钟，其中所述第二时钟的频率是所述第一时钟的频率的整数倍。11.一种电路，其包括：高侧晶体管对，其耦接到电源节点；低侧晶体管对，其耦接到所述高侧晶体管对；第一感测电阻器，其在第一感测节点处耦接到所述低侧晶体管中的一个晶体管；第二感测电阻器，其在第二感测节点处耦接到所述低侧晶体管中的另一个晶体管，其中所述第一感测电阻器和所述第二感测电阻器在地节点处被耦接在一起；第一开关网络，其耦接到所述第二感测电阻器并且包括第一电阻器、第二电阻器和第一多个开关，其中所述第一多个开关被配置为选择性地将所述第一电阻器耦接在所述第一感测节点和所述第一开关网络的第一输出节点之间以及所述地节...

【专利技术属性】
技术研发人员：M·查拉，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US