视频格式转换方法及其装置、现场可编程门阵列制造方法及图纸

本发明专利技术公开了一种视频格式转换方法及其装置、现场可编程门阵列，该方法应用于现场可编程门阵列FPGA，该方法包括：基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据；将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中；将各所述片上存储器依次输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。该方法可减小延迟，提高显示画面的流畅性。

【技术实现步骤摘要】
视频格式转换方法及其装置、现场可编程门阵列
本专利技术涉及图像处理
，尤其涉及视频格式转换方法及其装置、现场可编程门阵列。
技术介绍
随着显示技术的发展，显示装置显示的图像清晰度也越来越高，显示装置的分辨率达到4K可以实现超高清图像的显示，4K指分辨率可以达到3840*2160。对于4K的显示装置而言，其视频格式也有多种，较为典型的，视频格式为1920*1080或者960*2160，当显示装置接收的视频格式与其需要的视频格式不同时，或者不同系统之间相互通信时，需要对视频格式进行转换。在进行视频格式转换时，可采用现场可编程门阵列FPGA((FieldProgrammableGateArray，简称FPGA)实现，由于4K视频的数据量较大，通常需要外接双倍速率同步动态随机存储器(DoubleDataRateSynchronousDynamicRandomAccessMemory，简称DDRSDRAM)，也可以称为DDR，DDR用于对接收到的多帧画面的视频信号首先进行缓存，FPGA可从DDR中获取缓存的视频信号，再进行视频格式的转换。DDR为外接存储器，通过其对视频进行缓存会带来较大的延迟，因此会影响显示画面的流畅性。
技术实现思路
本专利技术提供一种视频格式转换方法及其装置、现场可编程门阵列，以解决相关技术中的不足。根据本专利技术实施例的第一方面，提供一种视频格式转换方法，应用于现场可编程门阵列FPGA，该方法包括：基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据；将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中；将各所述片上存储器依次输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。可选的，所述基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据，包括：基于接收到的第一幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第二幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第四幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第二幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第四幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第二幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第四幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第二幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第四幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n行像素点数据；其中，n和m均为大于等于1正整数。可选的，所述将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中，包括：依次将各幅第二格式图像中的第2n-1行像素点数据和第2n行像素点数据分别缓存至FPGA中的一片上存储器中；依次将各幅第二格式图像中的第2n+1行像素点数据和第2n+2行像素点数据分别缓存至FPGA的一片上存储器中，其中，n为大于等于1正整数。可选的，所述将各所述片上存储器依次输出的各行像素点数据转换成与接入接口匹配的格式后输出，包括：根据选择输出控制信号依次控制各所述片上存储器的输出通路打开，以依次输出各行像素点数据；将输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。可选的，还包括：将接收到的第一格式的时序控制信号转换成第二格式的时序控制信号；将所述第二格式的时序控制信号转换成与图像接收接口匹配的格式后输出外部设备。根据本专利技术实施例的第二方面，提供一种视频格式转换其装置，应用于现场可编程门阵列FPGA，其特征在于，该装置包括：第二格式图像确定单元，用于基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据；数据缓存单元，用于将各幅第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中；数据输出单元，用于将各所述片上存储器依次输出的各行像素点数据转换成与接入接口匹配的格式后输出。可选的，所述第二格式图像确定单元具体用于：基于接收到的第一幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第二幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第四幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第二幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第四幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第二幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第四幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第二幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第四幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n行像素点数据；其中，n和m均为大于等于1正整数。可选的，所述数据输出单元包括：多路选择器，用于根据选择输出控制信号控制各所述片上存储器的输出通路依次打开，以依次输出各本文档来自技高网...

【技术保护点】
1.一种视频格式转换方法，应用于现场可编程门阵列FPGA，其特征在于，该方法包括：基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据；将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中；将各所述片上存储器依次输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。

【技术特征摘要】
1.一种视频格式转换方法，应用于现场可编程门阵列FPGA，其特征在于，该方法包括：基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据；将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中；将各所述片上存储器依次输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。2.根据权利要求1所述的方法，其特征在于，所述基于接收到的多幅第一格式图像中的各行像素点数据确定各幅第二格式图像中的各行像素点数据，包括：基于接收到的第一幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第二幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第1至第m个像素点数据和第四幅第一格式图像中的第n行像素中的第1至第m个像素点数据确定第一幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第二幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据和第四幅第一格式图像中的第n行像素中的第m+1至第2m个像素点数据确定第二幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第二幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据和第四幅第一格式图像中的第n行像素中的第2m+1至第3m个像素点数据确定第三幅第二格式图像中的第2n行像素点数据；基于接收到的第一幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第二幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n-1行像素点数据；基于接收到的第三幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据和第四幅第一格式图像中的第n行像素中的第3m+1至第4m个像素点数据确定第四幅第二格式图像中的第2n行像素点数据；其中，n和m均为大于等于1正整数。3.根据权利要求1所述的方法，其特征在于，所述将各幅所述第二格式图像中的每多行像素点数据依次分别缓存至FPGA中的各片上存储器中，包括：依次将各幅第二格式图像中的第2n-1行像素点数据和第2n行像素点数据分别缓存至FPGA中的一片上存储器中；依次将各幅第二格式图像中的第2n+1行像素点数据和第2n+2行像素点数据分别缓存至FPGA的一片上存储器中，其中，n为大于等于1正整数。4.根据权利要求1所述的方法，其特征在于，所述将各所述片上存储器依次输出的各行像素点数据转换成与接入接口匹配的格式后输出，包括：根据选择输出控制信号依次控制各所述片上存储器的输出通路打开，以依次输出各行像素点数据；将输出的各行像素点数据转换成与图像接收接口匹配的格式后输出至外部设备。5.根据权利要求1-4任一项所述的方法，其特征在于...

【专利技术属性】
技术研发人员：卫创，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11