用于集成电路中的泄漏电流减少的设备及方法技术

本发明专利技术涉及用于集成电路中的泄漏电流减少的设备及方法。在一个方面中，一种IC可包含数字逻辑电路及极化电路。所述数字逻辑电路可具有多个输入且可包含多个逻辑门。所述极化电路可接收备用信号及包括多个位的数字输入信号。在所述备用信号被停用时，所述极化电路可基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入。然而，在所述备用信号被激活时，所述极化电路可将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联。

【技术实现步骤摘要】
用于集成电路中的泄漏电流减少的设备及方法分案申请的相关信息本案是分案申请。该分案的母案是申请日为2014年9月8日、申请号为201480049981.7、专利技术名称为“用于集成电路中的泄漏电流减少的设备及方法”的专利技术专利申请案。
本专利技术的实施例大体来说涉及电子器件，且更特定来说，涉及集成电路(IC)中的泄漏电流减少。
技术介绍
集成电路(IC)的静态功率耗散可能是IC的整体功率耗散的相对大的组成部分。举例来说，在某些存储器IC中，静态功率耗散可表示IC所耗散的功率的多达例如70％。另外，由于晶体管尺寸随着处理的进步而变得更小，晶体管的密度可能增加且IC的静态功率耗散可相对于IC的动态功率耗散增加。IC相对大量的静态功率耗散可与晶体管的泄漏电流相关联。可使用某些电路设计技术来减少泄漏电流且因此减少静态功率耗散。举例来说，电路可使用具有较长沟道宽度及/或较高阈值电压的晶体管来减少泄漏电流。然而，此类技术可能对电路延迟及/或电路面积具有显著影响，或者可能仅提供不足的静态功率耗散减少。
技术实现思路
在一方面，本申请提供了一种集成电路，其包括：多个数字逻辑子电路，所述多个数字逻辑子电路中的每一者具有多个输入且包括多个逻辑门，其中所述多个数字逻辑子电路中的每一者经配置以提供包括至少一位的经处理信号；以及多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号，其中所述多个极化电路的第一极化电路经配置以接收包括多个位的数字输入信号且所述多个极化电路的第二极化电路经配置以接收所述经处理信号的所述至少一位的一部分，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述多个数字逻辑子电路的第一数字逻辑子电路的多个输入，且所述第二极化电路经配置以基于所述经处理信号的所述至少一位的所述部分控制所述多个数字逻辑子电路的第二数字逻辑子电路的多个输入；以及其中在所述备用信号被激活时，所述第一极化电路经配置以将所述第一数字逻辑子电路的所述多个输入控制为低功率状态，且所述第二极化电路经配置以将所述第二数字逻辑子电路的所述多个输入控制为所述低功率状态；以及第一多个状态元件，其经配置以从所述多个数字逻辑子电路的至少一个数字逻辑子电路接收所述经处理信号，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。在另一方面，本申请提供了一种集成电路，其包括：具有多个输入的多个数字逻辑电路，其中所述数字逻辑电路包括多个逻辑门；多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号和包括多个位的数字输入信号，其中在所述备用信号被停用时，所述极化电路中的每一者经配置以基于所述数字输入信号而控制相应的数字逻辑电路的所述多个输入，以及其中在所述备用信号被激活时，所述极化电路中的每一者经配置以将所述相应的数字逻辑电路的所述多个输入控制为相对于所述相应的数字逻辑电路的至少一个其它状态而言关联于所述多个逻辑门的较小的泄漏电流的低功率状态，且其中将所述多个数字逻辑电路中的至少多者的输出作为数字输入信号提供给耦合于所述相应的数字逻辑电路的极化电路；以及第一多个状态元件，其中所述多个数字逻辑电路中的至少多者经配置以产生数字输出信号以及将所述数字输出信号提供给所述第一多个状态元件，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述数字输出信号的值。在另一方面，本申请提供了一种集成电路，其包括：多个经极化子电路对，所述多个经极化子电路对中的每一者具有数字逻辑子电路和极化电路，其中所述数字逻辑子电路包括多个逻辑门，其中所述极化电路经配置以控制所述数字逻辑子电路的多个输入，且其中所述数字逻辑子电路经配置以提供包括至少一位的经处理信号；其中所述多个经极化子电路对中的每一者经配置以接收备用信号和包括多个位的数字输入信号，其中在所述备用信号被停用时，所述经极化子电路对中的每一者经配置以基于所述数字输入信号操作，且其中在所述备用信号被激活时，所述经极化子电路对中的每一者经配置以在相对于所述数字逻辑电路的至少一个其它状态而言关联于所述多个经极化子电路对的较小的泄漏电流的低功率状态下操作，且其中将所述多个经极化子电路对中的至少多者的输出作为所述数字输入信号提供给所述经极化子电路对；以及第一多个状态元件，其经配置以从所述多个经极化子电路对的至少一个经极化子电路对接收所述经处理信号，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。在另一方面，本申请提供了一种集成电路IC设计方法，所述方法包括：将所述IC设计为包含第一数字逻辑电路，所述第一数字逻辑电路具有多个输入且包含多个数字逻辑门；确定所述第一数字逻辑电路的泄漏电流数据，其中所述泄漏电流数据指示针对所述输入的每一状态所述第一数字逻辑电路的泄漏电流，其中所述泄漏电流数据是至少部分地通过模拟所述第一数字逻辑电路而确定；基于所述泄漏电流数据而选择所述第一数字逻辑电路的低功率状态，其中相对于所述第一数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联；及将所述IC设计为包含用以控制所述第一数字逻辑电路的所述输入的第一极化电路，其中所述第一极化电路可操作以在所述IC处于备用模式时将所述第一数字逻辑电路控制为所述低功率状态。在另一方面，本申请提供了一种方法，其包括：至少部分地基于测量关联于第一数字逻辑电路的多个输入的泄漏电流状态，确定关联于用于集成电路的所述第一数字逻辑电路的泄漏电流数据；至少部分地基于所述泄漏电流数据，确定关联于所述第一数字逻辑电路的功率状态；将第一极化电路泄漏电流额外开销与所述泄漏电流数据进行比较；以及至少部分地基于所述比较，使用所述集成电路的第一模式将所述第一数字逻辑电路调节至所述功率状态。在另一方面，本申请提供了一种装置，其包括：用于接收数据集合的输入触发器组件集合；用于产生极化数据集合的极化电路组件；所述极化电路组件包括多个输出和多个输入，所述多个输入与所述输入触发器组件集合电气连接；以及用于至少部分地基于所述极化数据集从所述极化电路组件接收功率状态的数字逻辑电路组件，所述数字逻辑电路组件包含与所述极化电路组件的所述多个输出电气连接的多个输入。在另一方面，本申请提供了一种装置，其包括：包括关联于逻辑门的输入和输出的数字逻辑电路；用于接收备用信号和数字输入信号的极化电路，所述极化电路经配置以：至少部分地基于被停用的所述备用信号，使用接收到的所述数字信号控制关联于所述逻辑门的所述输入；以及至少部分地基于被激活的所述备用信号，将关联于所述逻辑门的所述输入控制为功率状态；以及用于从所述数字逻辑电路接收数字输出信号的状态元件，所述状态元件经配置以至少部分地基于被激活的所述备用信号，禁止加载所述数字数字输出信号的值。附图说明提供这些图式及在本文中相关联的描述是为了图解说明本专利技术的特定实施例且并不旨在是限制性的。图1是数字逻辑门的一个实例的示意性框图。图2是图解说明晶体管极化的四个实例的电路图。图3是根据一个实施例的电子电路的示意性框图。图4A及4B是根据各种实施例的电子电路的电路图。图5是根据另一实施例的电子电路的示意性框图。图6A及6B本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：多个数字逻辑子电路，所述多个数字逻辑子电路中的每一者具有多个输入且包括多个逻辑门，其中所述多个数字逻辑子电路中的每一者经配置以提供包括至少一位的经处理信号；以及多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号，其中所述多个极化电路的第一极化电路经配置以接收包括多个位的数字输入信号且所述多个极化电路的第二极化电路经配置以接收所述经处理信号的所述至少一位的一部分，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述多个数字逻辑子电路的第一数字逻辑子电路的多个输入，且所述第二极化电路经配置以基于所述经处理信号的所述至少一位的所述部分控制所述多个数字逻辑子电路的第二数字逻辑子电路的多个输入；以及其中在所述备用信号被激活时，所述第一极化电路经配置以将所述第一数字逻辑子电路的所述多个输入控制为低功率状态，且所述第二极化电路经配置以将所述第二数字逻辑子电路的所述多个输入控制为所述低功率状态；以及第一多个状态元件，其经配置以从所述多个数字逻辑子电路的至少一个数字逻辑子电路接收所述经处理信号，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。...

【技术特征摘要】
2013.09.12 US 14/025,5291.一种集成电路，其包括：多个数字逻辑子电路，所述多个数字逻辑子电路中的每一者具有多个输入且包括多个逻辑门，其中所述多个数字逻辑子电路中的每一者经配置以提供包括至少一位的经处理信号；以及多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号，其中所述多个极化电路的第一极化电路经配置以接收包括多个位的数字输入信号且所述多个极化电路的第二极化电路经配置以接收所述经处理信号的所述至少一位的一部分，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述多个数字逻辑子电路的第一数字逻辑子电路的多个输入，且所述第二极化电路经配置以基于所述经处理信号的所述至少一位的所述部分控制所述多个数字逻辑子电路的第二数字逻辑子电路的多个输入；以及其中在所述备用信号被激活时，所述第一极化电路经配置以将所述第一数字逻辑子电路的所述多个输入控制为低功率状态，且所述第二极化电路经配置以将所述第二数字逻辑子电路的所述多个输入控制为所述低功率状态；以及第一多个状态元件，其经配置以从所述多个数字逻辑子电路的至少一个数字逻辑子电路接收所述经处理信号，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。2.根据权利要求1所述的集成电路，其中相对于所述第一数字逻辑子电路的至少一个其它状态，所述低功率状态与所述第一数字逻辑子电路的所述多个逻辑门的较小的泄漏电流相关联。3.根据权利要求1所述的集成电路，其中相对于所述第二数字逻辑子电路的至少一个其它状态，所述低功率状态与所述第二数字逻辑子电路的所述多个逻辑门的较小的泄漏电流相关联。4.根据权利要求1所述的集成电路，其中相对于所述多个数字逻辑子电路的所有其它状态，所述低功率状态与所述多个逻辑门的最小的泄漏电流相关联。5.根据权利要求1所述的集成电路，其中所述多个逻辑门包括多个标准单元。6.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过缓冲所述数字输入信号来控制所述第一数字逻辑子电路的所述多个输入且所述第二极化电路经配置以通过缓冲所述数字输入信号来控制所述第二数字逻辑子电路的所述多个输入。7.根据权利要求1所述的集成电路，其中在所述备用信号被停用时，所述第一极化电路经配置以通过反转所述数字输入信号来控制所述第一数字逻辑子电路的所述多个输入且所述第二极化电路经配置以通过反转所述数字输入信号来控制所述第二数字逻辑子电路的所述多个输入。8.根据权利要求1所述的集成电路，其进一步包括第二多个状态元件，所述第二多个状态元件经配置以产生所述数字输入信号。9.根据权利要求1所述的集成电路，其中所述数字逻辑子电路包括组合的逻辑电路。10.一种集成电路，其包括：具有多个输入的多个数字逻辑电路，其中所述数字逻辑电路包括多个逻辑门；多个极化电路，所述多个极化电路中的每一者经配置以接收备用信号和包括多个位的数字输入信号，其中在所述备用信号被停用时，所述极化电路中的每一者经配置以基于所述数字输入信号而控制相应的数字逻辑电路的所述多个输入，以及其中在所述备用信号被激活时，所述极化电路中的每一者经配置以将所述相应的数字逻辑电路的所述多个输入控制为相对于所述相应的数字逻辑电路的至少一个其它状态而言关联于所述多个逻辑门的较小的泄漏电流的低功率状态，且其中将所述多个数字逻辑电路中的至少多者的输出作为数字输入信号提供给耦合于所述相应的数字逻辑电路的极化电路；以及第一多个状态元件，其中所述多个数字逻辑电路中的至少多者经配置以产生数字输出信号以及将所述数字输出信号提供给所述第一多个状态元件，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述数字输出信号的值。11.根据权利要求10所述的集成电路，其中相对于所述多个数字逻辑电路的所有其它状态，所述低功率状态与所述多个逻辑门的最小的泄漏电流相关联。12.根据权利要求10所述的集成电路，其中所述多个数字逻辑电路包括经由所述多个极化电路中的一者从数字状态输入元件接收信号的输入数字逻辑电路以及向所述第一多个状态元件提供输出信号的输出数字逻辑电路以及经由所述多个极化电路中的一者从所述多个数字逻辑电路中的另一者接收输入数字信号并将输出数字信号提供给所述多个极化电路中的另一者的至少一个中间数字逻辑电路。13.根据权利要求10所述的集成电路，其中在所述备用信号被停用时，所述极化电路中的每一者经配置以通过缓冲所述数字输入信号来控制所述相应的数字逻辑电路的所述多个输入。14.根据权利要求10所述的集成电路，其中在所述备用信号被停用时，所述极化电路中的每一者经配置以通过反转所述数字输入信号来控制所述相应的数字逻辑电路的所述多个输入。15.根据权利要求10所述的集成电路，其进一步包括第二多个状态元件，所述第二多个状态元件经配置以产生所述数字输入信号。16.根据权利要求10所述的集成电路，其中所述数字逻辑电路包括组合的逻辑电路。17.一种集成电路，其包括：多个经极化子电路对，所述多个经极化子电路对中的每一者具有数字逻辑子电路和极化电路，其中所述数字逻辑子电路包括多个逻辑门，其中所述极化电路经配置以控制所述数字逻辑子电路的多个输入，且其中所述数字逻辑子电路经配置以提供包括至少一位的经处理信号；其中所述多个经极化子电路对中的每一者经配置以接收备用信号和包括多个位的数字输入信号，其中在所述备用信号被停用时，所述经极化子电路对中的每一者经配置以基于所述数字输入信号操作，且其中在所述备用信号被激活时，所述经极化子电路对中的每一者经配置以在相对于所述数字逻辑电路的至少一个其它状态而言关联于所述多个经极化子电路对的较小的泄漏电流的低功率状态下操作，且其中将所述多个经极化子电路对中的至少多者的输出作为所述数字输入信号提供给所述经极化子电路对；以及第一多个状态元件，其经配置以从所述多个经极化子电路对的至少一个经极化子电路对接收所述经处理信号，其中所述集成电路经配置以当所述备用信号被激活时，所述第一多个状态元件被禁止加载所述经处理信号的值。18.根据权利要求17所述的集成电路，其中相对于所述数字逻辑子电路的所有其它状态，所述低功率状态与所述多个逻辑门的最小的泄漏电流相关联。19.根据权利要求17所述的集成电路，其中所述多个子电路对包括从数字状态输入元件接收信号的输入子电路对以及向所述第一多个状态元件提供输出信号的输出子电路对以及经由所述多个经极化电路中的一者从所述多个数字逻辑电路中的另一者接收输入数字信号并将输出数字信号提供给所述多个极化电路中的另一者的至少一个中间数字逻辑电路。20.根据权利要求17所述的集成电路，其中在所述备用信号被停用时，所述经极化子电路对中的每一者经配置以通过缓冲所述数字输入信号来基于所述数字输入信号操作。21.根据权利要求17所述的集成电路，其中在所述备用信号被停用时，所述经极化子电路对中的每一者经配置以通过反转所述数字输入信号来基于所述数字输入信号操作。22.根据权利要求17所述的集成电路，其进一步包括第二多个状态元件，所述第二多个状态元件经配置以产生所述数字输入信...

【专利技术属性】
技术研发人员：克里斯托弗·文森特·安托万·劳伦特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US