半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底包括第一区，第一区用于形成N型晶体管，所述基底的第一区上具有第一栅极结构，第一栅极结构两侧的基底中分别具有第一源漏掺杂区；在第一源漏掺杂区上形成电子隧穿层；在电子隧穿层表面形成第一导电插塞。所述方法使半导体器件的电学性能提高。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底基底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。然而，MOS晶体管构成的半导体器件的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区，第一区用于形成N型晶体管，所述基底的第一区上具有第一栅极结构，第一栅极结构两侧的基底中分别具有第一源漏掺杂区；在第一源漏掺杂区上形成电子隧穿层；在电子隧穿层表面形成第一导电插塞。可选的，所述电子隧穿层的厚度为1nm～2nm；所述电子隧穿层的材料为TiO2、Al2O3或Si3N4。可选的，还包括：在形成所述电子隧穿层之前，对所述第一源漏掺杂区中的顶部区域进行非晶化处理，在第一源漏掺杂区中的顶部区域形成第一非晶层；采用自对准硅化工艺在第一非晶层表面形成第一金属硅化物层；所述电子隧穿层位于第一金属硅化物层上。可选的，所述非晶化处理包括离子注入工艺。可选的，所述离子注入工艺采用的离子包括碳离子或锗离子。可选的，还包括：在形成所述电子隧穿层之前，对所述第一金属硅化物层的表面进行等离子体处理，在所述第一金属硅化物层的表面形成第一钝化层；所述电子隧穿层位于所述第一钝化层的表面。可选的，所述等离子体处理的参数包括：采用的气体包括N2，处理时间为1分钟～6分钟。可选的，所述第一钝化层的材料包括氮化硅；所述第一钝化层的厚度为5埃～100埃。可选的，在形成所述第一导电插塞之前，还包括：在所述电子隧穿层的表面形成中间层；在所述中间层的表面形成吸附层，所述吸附层中具有吸附离子；形成吸附层后，进行退火处理，所述吸附层用于在退火处理中吸附氧；进行退火处理后，去除吸附层和中间层。可选的，所述中间层的材料包括非晶硅；所述吸附层的材料包括掺杂吸附离子的氮化钛；所述吸附离子为铝离子或镧离子。可选的，所述退火处理的参数包括：采用的气体包括N2和Ar，采用的温度为500摄氏度～1200摄氏度。可选的，所述基底还包括第二区，第二区用于形成P型晶体管；所述基底的第二区上具有第二栅极结构，第二栅极结构两侧的基底中分别具有第二源漏掺杂区；所述非晶化处理还对第二源漏掺杂区中的顶部区域进行了处理，在第二源漏掺杂区中的顶部区域形成第二非晶层；在形成第一金属硅化物层的过程中，在第二非晶层表面形成第二金属硅化物层；所述等离子体处理还对第二金属硅化物层的表面进行了处理，在第二金属硅化物层的表面形成第二钝化层；所述电子隧穿层还位于第二源漏掺杂区上，且第二源漏掺杂区上的电子隧穿层位于第二钝化层表面；位于第一源漏掺杂区和第一金属硅化物层上的电子隧穿层位于第一钝化层的表面；所述第一导电插塞位于第一源漏掺杂区上的电子隧穿层表面；所述半导体器件的形成方法还包括：去除吸附层和中间层后，去除第二源漏掺杂区上的电子隧穿层；去除第二源漏掺杂区上的电子隧穿层后，去除第二钝化层；去除第二钝化层后，在第二金属硅化物层表面形成第二导电插塞。本专利技术还提供一种半导体器件，包括：基底，所述基底包括第一区，第一区用于形成N型晶体管；位于基底第一区上的第一栅极结构；分别位于第一栅极结构两侧基底中的第一源漏掺杂区；位于第一源漏掺杂区上的电子隧穿层；位于电子隧穿层表面的第一导电插塞。可选的，所述电子隧穿层的厚度为1nm～2nm；所述电子隧穿层的材料为TiO2、Al2O3或Si3N4。可选的，还包括：位于所述第一源漏掺杂区中的顶部区域的第一非晶层；位于第一非晶层表面的第一金属硅化物层；所述电子隧穿层位于第一金属硅化物层上。可选的，还包括：位于所述第一金属硅化物层表面的第一钝化层；所述电子隧穿层位于所述第一钝化层的表面。可选的，所述第一钝化层的材料包括氮化硅；所述第一钝化层的厚度为5埃～100埃。可选的，所述基底还包括第二区，第二区用于形成P型晶体管；所述半导体器件还包括：位于基底第二区上的第二栅极结构；分别位于第二栅极结构两侧的基底中的第二源漏掺杂区；位于第二源漏掺杂区中顶部区域的第二非晶层；位于第二非晶层表面的第二金属硅化物层；位于第二金属硅化物层表面的第二导电插塞。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，在用于形成N型晶体管的第一区形成电子隧穿层，且电子隧穿层位于第一源漏掺杂区和第一导电插塞之间。所述电子隧穿层与第一源漏掺杂区之间的势垒宽度较小，电子容易从第一源漏掺杂区直接隧穿至电子隧穿层，电子容易从电子隧穿层直接隧穿至第一源漏掺杂区。电子隧穿层与第一导电插塞之间的势垒宽度较小，电子容易从第一导电插塞直接隧穿至电子隧穿层，电子容易从电子隧穿层直接隧穿至第一导电插塞。综上，使得电子容易从第一源漏掺杂区通过电子隧穿层隧穿至第一导电插塞，电子容易从第一导电插塞通过电子隧穿层隧穿至第一源漏掺杂区。而在N型晶体管中，电子为主要的载流子，电子在第一源漏掺杂区和第一导电插塞之间的传导性能主要影响第一源漏掺杂区和第一导电插塞之间的接触电阻。因此，使第一源漏掺杂区和第一导电插塞之间的接触电阻降低，提高了半导体器件的性能。进一步，当所述电子隧穿层的材料为TiO2、Al2O3或Si3N4时，电子隧穿层和第一导电插塞之间的势垒不至于过大，利于电子从第一导电插塞达到第一源漏掺杂区。当所述电子隧穿层的材料为TiO2、Al2O3或Si3N4时，在电子隧穿层的厚度为1nm～2nm的情况下，容易实现电子容易从第一源漏掺杂区通过电子隧穿层隧穿至第一导电插塞，电子容易从第一导电插塞通过电子隧穿层隧穿至第一源漏掺杂区。本专利技术技术方案提供的半导体器件中，在第一源漏掺杂区和第一导电插塞之间具有电子隧穿层，且电子隧穿层位于用于形成N型晶体管的第一区。电子容易从第一源漏掺杂区通过电子隧穿层隧穿至第一导电插塞，电子容易从第一导电插塞通过电子隧穿层隧穿至第一源漏掺杂区。而在N型晶体管中，电子为主要的载流子，电子在第一源漏掺杂区和第一导电插塞之间的传导性能主要影响第一源漏掺杂区和第一导电插塞之间的接触电阻。因此使第一源漏掺杂区和第一导电插塞之间的接触电阻降低，提高了半导体器件的性能。附图说明图1至图10是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术中的半导体器件的性能较差。一种N型MOS晶体管的形成方法，包括：提供基底；形成层间介质层、栅极结构、源漏掺杂区和金属硅化物层，栅极结构位于基底上，源漏掺杂区分别位于栅极结构两侧的基底中，金属硅化物层位于源漏掺杂区表面，层间介质层覆盖金属硅化物层、栅极结构和基底；在层间介质层中形成贯穿层间介质层的导电插塞，导电插塞和金属硅化物层接触。所述金属硅化物层的作用为：降低导电插塞和源漏掺杂区之间的接触势垒，以降低源漏掺杂区和导电插塞之间的接触电阻。然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括第一区，第一区用于形成N型晶体管，所述基底的第一区上具有第一栅极结构，第一栅极结构两侧的基底中分别具有第一源漏掺杂区；在第一源漏掺杂区上形成电子隧穿层；在电子隧穿层表面形成第一导电插塞。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括第一区，第一区用于形成N型晶体管，所述基底的第一区上具有第一栅极结构，第一栅极结构两侧的基底中分别具有第一源漏掺杂区；在第一源漏掺杂区上形成电子隧穿层；在电子隧穿层表面形成第一导电插塞。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电子隧穿层的厚度为1nm～2nm；所述电子隧穿层的材料为TiO2、Al2O3或Si3N4。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成所述电子隧穿层之前，对所述第一源漏掺杂区中的顶部区域进行非晶化处理，在第一源漏掺杂区中的顶部区域形成第一非晶层；采用自对准硅化工艺在第一非晶层表面形成第一金属硅化物层；所述电子隧穿层位于第一金属硅化物层上。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述非晶化处理包括离子注入工艺。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述离子注入工艺采用的离子包括碳离子或锗离子。6.根据权利要求3所述的半导体器件的形成方法，其特征在于，还包括：在形成所述电子隧穿层之前，对所述第一金属硅化物层的表面进行等离子体处理，在所述第一金属硅化物层的表面形成第一钝化层；所述电子隧穿层位于所述第一钝化层的表面。7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述等离子体处理的参数包括：采用的气体包括N2，处理时间为1分钟～6分钟。8.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第一钝化层的材料包括氮化硅；所述第一钝化层的厚度为5埃～100埃。9.根据权利要求6所述的半导体器件的形成方法，其特征在于，在形成所述第一导电插塞之前，还包括：在所述电子隧穿层的表面形成中间层；在所述中间层的表面形成吸附层，所述吸附层中具有吸附离子；形成吸附层后，进行退火处理，所述吸附层用于在退火处理中吸附氧；进行退火处理后，去除吸附层和中间层。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述中间层的材料包括非晶硅；所述吸附层的材料包括掺杂吸附离子的氮化钛；所述吸附离子为铝离子或镧离子。11.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述退火处理的参数包括：采用的气体包括N2和Ar，采用的温度为500摄氏度～1200摄氏度。12.根据权利要求9所述的半导体器...

【专利技术属性】
技术研发人员：张海洋，刘盼盼，王士京，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31