半导体结构及其形成方法技术

结构包括：衬底，包括第一半导体材料；介电部件，嵌入在衬底中；以及第二半导体材料，嵌入在衬底中，第二半导体材料与第一半导体材料具有晶格失配，第二半导体材料具有两个上侧壁和两个下侧壁，两个上侧壁与介电部件接触，两个下侧壁与衬底接触，两个下侧壁非垂直于衬底的顶面，介电部件的最底部分低于两个下侧壁的最顶部分。本发明专利技术的实施例还涉及半导体结构及其形成方法。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术的实施例涉及半导体结构及其形成方法。
技术介绍
半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都比前一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也已经增大了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造中的类似的发展。已经引入不同半导体材料的异质集成(例如，硅或硅锗衬底上外延生长的III-V材料)以提高场效应晶体管(FET)的功能和性能。然而，使用不同半导体材料的组合制造的器件的性能取决于产生的结构的质量。具体地，限制位错缺陷在各种半导体器件和工艺中均是重要的，因为位错缺陷分割单片晶体结构，并且引起电性能的不期望的和突然的变化，进而导致差的材料质量和受限的性能。因此，为了增强性能和减少位错缺陷，需要解决这些问题的半导体结构及其方法。
技术实现思路
本专利技术的实施例提供了一种半导体结构，包括：衬底，包括第一半导体材料；介电部件，嵌入在所述衬底中；以及第二半导体材料，嵌入在所述衬底中，所述第二半导体材料与所述第一半导体材料具有晶格失配，所述第二半导体材料具有两个上侧壁和两个下侧壁，所述两个上侧壁与所述介电部件接触，所述两个下侧壁与所述衬底接触，所述两个下侧壁非垂直于所述衬底的顶面，所述介电部件的最底部分低于所述两个下侧壁的最顶部分。本专利技术的另一实施例提供了一种半导体结构，包括：衬底，包括第一半导体材料，所述衬底具有凹槽，所述凹槽的底部具有第一侧壁和第二侧壁，所述第一侧壁与所述第二侧壁相交；隔离部件，围绕所述凹槽；以及第二半导体材料，设置在所述凹槽中并且与所述第一半导体材料接触，所述第二半导体材料与所述第一半导体材料具有晶格失配，由于所述晶格失配的所述第二半导体材料中的位错在与所述衬底的顶面平行的方向上从所述第一侧壁传播至所述第二侧壁。本专利技术的又一实施例提供了一种形成半导体结构的方法，包括：接收半导体衬底；形成围绕所述半导体衬底的部分的第一隔离部件；使所述半导体衬底的所述部分凹进，从而在所述半导体衬底中形成开口，所述开口在第一方向上纵向延伸，所述开口的底部在垂直于所述第一方向的平面中具有V形；在所述开口中外延生长晶体半导体材料；图案化所述晶体半导体材料以形成多个鳍，所述多个鳍的每个在所述第一方向上纵向延伸；以及形成围绕所述多个鳍的每个的第二隔离部件，所述第二隔离部件由所述第一隔离部件围绕。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A、图1B和图1C是示出硅的三种类型的晶体取向的图。图2A是根据本专利技术的各个方面的具有半导体材料的半导体结构的立体图，其中半导体材料填充具有V形槽的凹槽。图2B和图2C是根据本专利技术的各个方面的图2A中的半导体结构的截面图。图3A和图3B是根据本专利技术的各个方面的半导体晶圆的顶视图，示出具有V形槽的凹槽相对于半导体晶圆的晶体取向的几何放置。图4是根据本专利技术的各个方面的形成具有半导体材料的半导体结构的方法的流程图，其中半导体材料填充具有V形槽的凹槽。图5A、图5B、图5C、图5D、图5E和图5F是根据一些实施例的根据图4中的方法构建的处于各个制造阶段的半导体结构的截面图。图6是根据一些实施例的用于外延生长工艺的温度和时间参数的示例图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。微电子器件的增大的运行速度和计算功率最近已经引起了对半导体结构的增加的复杂性和功能性的需求，其中这些器件由半导体结构制造。不同的半导体材料(例如，III-V材料(诸如砷化镓、氮化镓、砷化铟铝和/或锗)和硅或硅锗衬底)的异质集成是增加半导体器件的功能性和性能的有吸引力的途径。然而，当一种晶体材料外延生长在不同种类的材料的衬底上时通常引起位错缺陷—通常称为“异质结构”—由于两种材料的不同晶体晶格尺寸(称作“晶格失配”)。初始衬底和随后的层之间的这种晶格失配在材料沉积期间产生应力，该应力在半导体结构中生成位错缺陷。这种位错缺陷(或为了简便，称为“位错”)形成在失配的界面处以减轻错配应变。位错可以具有连续穿过随后添加至异质结构的所有半导体层的垂直组件，该垂直组件终止于表面。在在这种异质结构上形成诸如二极管、激光器和晶体管的半导体器件时，有源区中的位错可以显著地降低器件性能。因此，在本领域存在对制造半导体异质结构的通用且有效的方法的需求，该方法将限制各种晶格失配的材料中的位错。在本领域也存在对利用集成晶格失配的材料的组合的半导体器件(具有减小的位错水平)的需求以改进功能性和性能。根据各个实施例，本专利技术通常涉及晶格失配的半导体异质结构的制造以及基于这种晶格失配的异质结构的半导体器件的制造，其中半导体异质结构的某些区域具有基本上没有位错的上部。图1A至图1C示出了硅的晶面的三种取向。硅广泛用作电子工业的半导体材料。用于形成硅晶圆的大多数硅由单晶硅形成。硅晶圆用作衬底，在衬底上形成场效应晶体管(FET)器件。虽然结合硅衬底描述，然而，包括或基本上由其他半导体材料组成的衬底的使用预期在本专利技术的范围内。在晶体硅中，以周期性的方式布置组成固体的原子。如果在整个固体中存在周期性布置，则该物质定义为由单晶形成。如果固体由无数单晶区组成，则该固体称为多晶材料。晶体中的原子的周期性布置通常称为“晶格”。晶体晶格也包含代表整个晶格的体积并且称为单位单元，单位单元在整个晶体中有规律地重复。例如，硅具有菱形立方体晶格结构，其可以表示为两个穿插的面心立方晶格。因此，分析和可视化立方晶格的简化可以扩展至硅晶体的表征。在本文的描述中，参考硅晶体中的各个晶面，尤其是(100)、(110)和(111)面。这些面限定硅原子的面相对于理论晶体轴的取向。数字(xys)称为密勒指数并且由硅的晶面与理论晶体轴相交的点的倒数确定。在图1A中，硅的晶面在1处与x轴相交，并且不与y轴或z轴相交。因此，这种类型的晶体硅的取向表示为本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：衬底，包括第一半导体材料；介电部件，嵌入在所述衬底中；以及第二半导体材料，嵌入在所述衬底中，所述第二半导体材料与所述第一半导体材料具有晶格失配，所述第二半导体材料具有两个上侧壁和两个下侧壁，所述两个上侧壁与所述介电部件接触，所述两个下侧壁与所述衬底接触，所述两个下侧壁非垂直于所述衬底的顶面，所述介电部件的最底部分低于所述两个下侧壁的最顶部分。

【技术特征摘要】
2017.05.31 US 62/512,807;2017.09.14 US 15/704,9921.一种半导体结构，包括：衬底，包括第一半导体材料；介电部件，嵌入在所述衬底中；以及第二半导体材料，嵌入在所述衬底中，所述第二半导体材料与所述第一半导体材料具有晶格失配，所述第二半导体材料具有两个上侧壁和两个下侧壁，所述两个上侧壁与所述介电部件接触，所述两个下侧壁与所述衬底接触，所述两个下侧壁非垂直于所述衬底的顶面，所述介电部件的最底部分低于所述两个下侧壁的最顶部分。2.根据权利要求1所述的半导体结构，其中，所述两个下侧壁的一个相对于所述衬底的顶面限定第一角度，所述第一角度在从45°至59°的范围内。3.根据权利要求2所述的半导体结构，其中，所述介电部件的最底部分低于所述两个下侧壁的最底部分。4.根据权利要求1所述的半导体结构，其中，所述两个下侧壁的一个包括六角晶面。5.根据权利要求1所述的半导体结构，其中，所述两个下侧壁的一个包括由所述第一半导体材料限定的(111)晶面。6.根据权利要求1所述的半导体结构，其中，所述第二半导体材料包括由于所述晶格失配的位错，所述位错从所述两个下侧壁的一个产生...

【专利技术属性】
技术研发人员：吴政宪，陈奕升，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71