半导体装置制造方法及图纸

一种半导体装置，包含金属间介电层、记忆单元、储存单元、晶体管和介电层。记忆单元包含位于金属间介电层顶表面的金属‑绝缘体‑金属(metal‑insulator‑metal，MIM)结构。晶体管位于金属间介电层的下方。介电层在晶体管上延伸并沿着金属介电层的顶表面延伸。介电层自金属‑绝缘体‑金属结构分离。

【技术实现步骤摘要】
半导体装置
本揭露为一种半导体装置和形成储存单元的金属-绝缘体-金属(metal-insulator-metal，MIM)结构的方法。
技术介绍
在集成电路(integratedcircuit，IC)装置中，电阻式随机存取记忆体(resistiverandomaccessmemory，RRAM)为下一代非依电性储存装置的新兴技术。RRAM是包含一RRAM单元阵列的一储存单元，每个RRAM单元使用电阻值储存一位的数据。尤其，RRAM单元包含一电阻材料层，其电阻可以被调整以表示逻辑“0”或逻辑“1”。
技术实现思路
根据一些实施例，一半导体装置包含金属间介电层、记忆单元、储存单元、晶体管和介电层。记忆单元包含了金属间介电层顶表面的金属-绝缘体-金属(metal-insulator-metal，MIM)结构。晶体管位于金属间介电层的下方。介电层在晶体管上延伸并沿着金属介电层的顶表面延伸。介电层自金属-绝缘体-金属结构分离。附图说明当与附图一起阅读时，可以从以下的详细描述中更好的理解本揭露的各个面向。值得注意的是，根据工业上的标准做法，各种特征并没有按照比例进行绘制。事实上，为了清楚地讨论，可以任意的增加或减少各种特征尺寸。图1为根据本揭露的一些实施例的半导体装置的横截面图；图2为根据本揭露的一些实施例的半导体装置的横截面图；图3为根据本揭露的一些实施例的半导体装置的横截面图；图4-图12为根据本揭露的一些实施例的半导体装置在制造的各个阶段的横截面图。具体实施方式以下揭露提供了许多不同的实施例，例如，用于实行提供主题的不同特征。以下描述的组件和安排的具体范例是为了简化本揭露。这些仅仅是范例，而非限制性的。例如，在接下来的描述中，在第二特征之上或设置形成的第一特征可以包括第一和第二特征形成直接接触的实施例，并且可以包括在第一和第二特征之间形成附加特征的实施例，使得第一和第二特征可以不直接接触。此外，本揭露可以重复各种在各种范例中的附图标记和/或文字。该重复是为了使目的简单且清楚，本身并不讨论各种实施例和/或配置之间的关系。此外，如图所示，为了便于描述一元件或特征与另一元件或特征之间的关系，在本文中可以使用如“beneath,”“below,”“lower,”“above,”“upper”等空间相对术语。空间相对术语意旨包括除了图中所指示的定位之外的使用或操作不同装置的不同取向。该装置可以以其他方法定向(旋转90度或其他方向)，并且此处使用的空间相对描述，也可以相应地被解释。图1显示出了一系统单晶片(system-on-chip，SOC)100，包含在一单基板上的制造的多个功能区域。如图1所示，系统单晶片100包含一逻辑区域110和非依电性储存(non-volatilememory，NVM)单元130。逻辑区域110可以包含诸如例示性晶体管112的电路，用于处理从非依电性储存单元130接收的资讯并且用于控制非依电性储存单元130的读取和写入功能。在一些实施例中，非依电性储存单元130是电阻式随机存取记忆体(RRAM)单元。RRAM是几种不同类型的非依电性储存计算机储存记忆体之一。尽管非依电性储存单元130在此可能被频繁地称为RRAM单元130，但是系统单晶片100不限于RRAM单元。透过这样的方式，改变记忆体元件中的中间介电层的特性来改变该层的电阻，以使用RRAM单元来保持二进制的数据或一位。可以透过将介电层的电阻设置为相对较高的电阻状态或将对较低的电阻状态来进行编码，其中一个值分配给一个状态，而零值被分配给另一个状态。更具体而言，RRAM单元的工作原理为通常绝缘的电介质，可以在通过足够高的电压后形成的灯丝(filament)或传导路径进行导电。灯丝或传导路径的行程可以被称为RRAM单元的成形操作或是形成步骤。足够高的的电压可以被成为在RRAM单元的“形式”电压(formvoltage)，“形式”电压是一与读取和写入RRAM单元不同的电压。在一些实施例中，“形式”电压具有较高的绝对值或具有不同的极性。在写入操作期间，通过传递不同于“形式”电压的地压来破坏灯丝或传导路径。在一些实施例中，“写入”电压具有与“形式”电压不同的极性。随后的写入操作应用小于“形式”电压的不同电压以重新连接断裂的灯丝。透过改变灯丝，高电阻或低电阻都会储存在RRAM单元中，当电源被移除时不会改变。可以将高电阻或低电阻分别读为“0”或“1”，在读取操作期间，跨越RRAM单元施加“读取”电压。一些实施例中，“读取”电压远小于“写入”电压，以避免无意中将RRAM单元写入不同的值。在一些实施例中，RRAM单元130可以包含做RRAM单元130的储存单元的金属-绝缘体-金属(metal-insulator-metal，MIM)结构140。每个金属-绝缘体-金属结构140可以包含底部电极142和顶部电极146，其中介电层144在两个电极之间。在一些情况下，介电层144可以被称为绝缘体。在一些实施例中，底部电极142可以由金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱钽合金(Ir—Ta)或氧化铟锡(ITO)，或任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物，例如氮化钽、氮化钛、氮化铝钛、氮化钨，或其组合。底部电极142的厚度大约落在范围例如100-500nm，200-400nm或250-350nm之间。如果底部电极142的厚度大于500nm，金属-绝缘体-金属结构140在IMD4之上的段差高度H将会过高。如果底部电极142的厚度小于100nm，则RRAM单元的重置电压将会受到不利的影响。在一些实施例中，底部电极142可以包含一个或多个层。例如，底部电极142可以包含一氮化钛层和在氮化钛层上的氮化钽层。介电层144形成于底部电极142并且与底部电极142直接接触。在一实施例中，介电层144的厚度约在20-200nm的范围之间。如果介电层144的厚度大于100nm，则金属-绝缘体-金属结构140高于IMD4的段差高度H将会过高。如果介电层140的厚度小于20nm，则介电层144容易受到电流泄漏的影响。在一些实施例中，介电层144可以包含一或多种金属氧化物，如钨(W)、钽(Ta)、钛(Ti)、镍(Ni)、钴(Co)、铪(Hf)、钌(Ru)、锆(Zr)、锌(Zn)、铁(Fe)、锡(Sn)、铝(Al)、铜(Cu)、银(Ag)、钼(Mo)、铬(Cr)、其他适合的材料等的氧化物。在一些情况下，可以包含硅以形成复合材料。在一些实施例中，使用氧化铪和/或氧化锆。顶部电极146形成于介电层144之上，在一些实施例中，顶部电极146可以由以下材料形成，如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱钽合金(Ir—Ta)或氧化铟锡(ITO)，或任何上述金属的合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物，例如氮化钽、氮化钛、氮化铝钛、氮化钨，或其组合。顶部电极146的厚度大约落在范围如100-500nm。如果顶部电极142的厚度大于500nm，金属-绝缘体-金属结构140在IMD4之上的段差高度H将会过高。如果顶部电极146的厚度小本文档来自技高网...

【技术保护点】
1.一半导体装置，其特征在于，包含：一金属间介电层；一储存单元，包含位于该金属间介电层的顶表面的一金属‑绝缘体‑金属(metal‑insulator‑metal，MIM)结构；一晶体管，位于该金属间介电层下方；以及一介电层在该晶体管上延伸并沿着该金属间介电层的顶表面延伸，而该介电层自该金属‑绝缘体‑金属结构分离。

【技术特征摘要】
2017.05.31 US 62/512,740;2017.07.28 US 15/663,6711.一半导体装置，其特征在于，包含：一金属间介电层；一储存...

【专利技术属性】
技术研发人员：杨仁盛，朱文定，张至扬，杨晋杰，涂国基，石昇弘，廖钰文，陈侠威，陈奕静，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71