半导体封装件中的导电通孔及其形成方法技术

一种实施例封装件包括密封在第一密封剂中的第一集成电路管芯；延伸穿过第一密封剂的第一贯通孔；以及设置在位于第一贯通孔和第一密封剂上方的介电层中的导电焊盘。导电焊盘包括第一区域，其中，在顶视图中，第一区域电连接至第一贯通孔并且具有环绕第一贯通孔的外边界的外边界。封装件还包括延伸穿过导电焊盘的第一区域的第一介电区。在顶视图中，第一区域的材料环绕第一介电区。本发明专利技术的实施例还涉及半导体封装件中的导电通孔及其形成方法。

【技术实现步骤摘要】
半导体封装件中的导电通孔及其形成方法
本专利技术的实施例涉及半导体封装件中的导电通孔及其形成方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。大多数情况下，集成密度的改进是由最小部件尺寸的不断减小引起的，这允许将更多的组件集成到给定的区域。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，在底部半导体封装件的顶部上堆叠顶部半导体封装件以提供高水平的集成和组件密度。PoP技术通常能够在印刷电路板(PCB)上产生具有增强的功能和小占用面积的半导体器件。
技术实现思路
本专利技术的实施例提供了一种封装件，包括：第一集成电路管芯，密封在第一密封剂中；第一贯通孔，延伸穿过所述第一密封剂；导电焊盘，设置在位于所述第一贯通孔和所述第一密封剂上方的介电层中，其中，在顶视图中，所述导电焊盘包括电连接至所述第一贯通孔的第一区域，并且具有环绕所述第一贯通孔的外边界的外边界；以及第一介电区，延伸穿过所述导电焊盘的所述第一区域，其中，在顶视图中，所述第一区域的导电材料环绕所述第一介电区。本专利技术的另一实施例提供了一种封装件，包括：第一贯通孔，延伸穿过第一模塑料；第二贯通孔，延伸穿过第二模塑料，其中，在顶视图中，所述第一贯通孔和所述第二贯通孔重叠；以及导电焊盘，位于所述第一模塑料和所述第二模塑料之间的介电层中，其中，所述导电焊盘包括：第一导电区，电连接至所述第一贯通孔，其中，所述介电层的材料限定延伸穿过所述第一导电区的一个或多个第一绝缘区；以及第二导电区，电连接至所述第二贯通孔，其中，所述介电层的材料还限定延伸穿过所述第二导电区的一个或多个第二绝缘区。本专利技术的又一实施例提供了一种方法，包括：将第一半导体管芯和第一贯通孔密封在第一密封剂中；在所述第一贯通孔上方形成导电焊盘，其中，所述导电焊盘包括：第一区域，电连接至所述第一贯通孔，其中，在顶视图中，所述第一区域与所述第一贯通孔重叠且大于所述第一贯通孔；以及第一开口，延伸穿过所述第一区域；以及在所述导电焊盘上方沉积介电层，其中，沉积所述介电层包括用所述介电层的介电材料填充所述第一开口。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1至图11、图12A、图12B、图12C、图12D和图13至图18示出根据一些实施例的制造半导体器件封装件的各个中间阶段的截面图和顶视图。图19示出根据一些实施例的半导体器件封装件的截面图。图20示出根据一些实施例的半导体器件封装件的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。本文中讨论的方法实施例可能讨论为以特定顺序实施；然而，可以以任何逻辑顺序实施其他方法实施例。可以在特定的上下文(即具有至少两层级的密封的半导体管芯的封装结构)中讨论本文所讨论的实施例。贯通孔延伸穿过在每个层级处密封半导体管芯的密封剂。在密封的半导体管芯的层级之间设置再分布结构(例如，包括一个或多个绝缘层中的导线)。在一些实施例中，每个层级的贯通孔可以定向为使得它们的位置在视图中重叠。导电焊盘设置在位于重叠的贯通孔之间的再分布结构中，以提供至/来自重叠的贯通孔的电路由，以减少重叠的贯通孔之间的干扰和/或减少重叠的贯通孔之间的应力。例如，导电焊盘可以连接至第一层级中的第一贯通孔(例如，设置在导电焊盘下方)和第二层级中的第二贯通孔(例如，设置在导电焊盘上方)。导电焊盘可以电隔离或电连接第一贯通孔和第二贯通孔。在一些实施例中，图案化导电焊盘以包括位于导电焊盘的导电材料中的开口。例如，可以利用再分布结构的绝缘材料填充开口。通过减小导电焊盘的导电材料(例如，较低的金属密度)的整体密度，可以有利地减小由导电焊盘自身引起的应力。不受特定理论的束缚，并且如下面更详细描述的，导电焊盘的减小的金属密度可以减少诸如应力引起的侧壁剥离、热循环测试故障等的制造缺陷。图1至图18示出根据一些实施例的在用于形成第一封装组件的工艺期间的中间步骤的截面图。图1示出载体衬底100和形成在载体衬底100上的释放层102。示出分别用于形成第一封装件的第一封装件区600和用于形成第二封装件的第二封装件区602。载体衬底100可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底100可以是晶圆，从而使得可以同时在载体衬底100上形成多个封装件。释放层102可以由聚合物基材料形成，释放层102可以与载体衬底100一起从在后续步骤中将要形成的上面的结构中去除。在一些实施例中，释放层102是诸如光热转换(LTHC)释放涂层的环氧树脂基热释放材料，该材料在加热时失去其粘性。在其他实施例中，释放层102可以是紫外(UV)胶，当暴露于紫外光时，该释放层102失去其粘性。释放层102可以以液体形成进行分配并被固化，其中，释放层102可以是层压到载体衬底100上的层压膜，或者可以是类似物。释放层102的顶面可以是水平的并且可以具有高度的共面性。在图2中，形成介电层104和金属化图案106(有时称为再分布层106或再分布线106)。如图2所示，在释放层102上形成介电层104。介电层104的底面可以与释放层102的顶面接触。在一些实施例中，介电层104由诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的聚合物形成。在其他实施例中，介电层104由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物等形成。可以通过诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合的任何可接受的沉积工艺形成介电层104。在介电层104上形成金属化图案106。作为形成金属化图案106的实例，在介电层104上方形成晶种层(未示出)。在一些实施例中，晶种层是金属层，其中，该金属层可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。然后在晶种层上形成并图案化光刻胶。光刻胶可以通过旋涂等来形成，并本文档来自技高网...

【技术保护点】
1.一种封装件，包括：第一集成电路管芯，密封在第一密封剂中；第一贯通孔，延伸穿过所述第一密封剂；导电焊盘，设置在位于所述第一贯通孔和所述第一密封剂上方的介电层中，其中，在顶视图中，所述导电焊盘包括电连接至所述第一贯通孔的第一区域，并且具有环绕所述第一贯通孔的外边界的外边界；以及第一介电区，延伸穿过所述导电焊盘的所述第一区域，其中，在顶视图中，所述第一区域的导电材料环绕所述第一介电区。

【技术特征摘要】
2017.05.31 US 62/513,281;2017.10.05 US 15/725,6421.一种封装件，包括：第一集成电路管芯，密封在第一密封剂中；第一贯通孔，延伸穿过所述第一密封剂；导电焊盘，设置在位于所述第一贯通孔和所述第一密封剂上方的介电层中，其中，在顶视图中，所述导电焊盘包括电连接至所述第一贯通孔的第一区域，并且具有环绕所述第一贯通孔的外边界的外边界；以及第一介电区，延伸穿过所述导电焊盘的所述第一区域，其中，在顶视图中，所述第一区域的导电材料环绕所述第一介电区。2.根据权利要求1所述的封装件，还包括第二贯通孔，位于所述导电焊盘上方，其中，在顶视图中，所述第一贯通孔和所述第二贯通孔重叠，并且其中，在顶视图中，所述导电焊盘还包括电连接至所述第二贯通孔的第二区域并且具有环绕所述第二贯通孔的外边界的外边界；以及第二介电区，延伸穿过所述导电焊盘的所述第二区域，其中，在顶视图中，所述导电焊盘的所述第二区域的导电材料环绕所述第二介电区。3.根据权利要求2所述的封装件，还包括将所述导电焊盘的所述第一区域与所述导电焊盘的所述第二区域分离的第三介电区。4.根据权利要求2所述的封装件，还包括位于所述介电层上方的第二集成电路管芯；以及第二密封剂，密封所述第二集成电路管芯，其中，所述第二贯通孔延伸穿过所述第二密封剂。5.根据权利要求2所述的封装件，其中，所...

【专利技术属性】
技术研发人员：谢正贤，许立翰，吴伟诚，陈宪伟，叶德强，吴集锡，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71