半导体结构制造技术

本揭露是关于一种半导体结构，更精确的是关于结合了石墨烯阻障层的半导体内连接结构。本揭露提供通过热退火位于金属催化剂表面的非晶碳层而形成石墨烯阻障层的方法。石墨烯阻障层的厚度可以通过改变非晶碳层的厚度而选择。

【技术实现步骤摘要】
半导体结构
本专利技术实施例是关于半导体元件及制造方法，更精确的是关于结合了石墨烯阻障层的半导体内连接结构。
技术介绍
半导体集成电路(integratedcircuit,IC)产业经历了指数成长。集成电路材料及设计的科技进步产生了许多世代的集成电路，其中每代具有比前代更小且更复杂的电路。在集成电路的发展过程中，一般来说，功能密度(functionaldensity)(如每单位晶片面积的内连接元件的数量)提升，而几何尺寸(可以使用制程制造的最小组件或线)减小。这种缩小的过程一般通过增加生产效率及降低相关成本来提供优点。
技术实现思路
根据本揭露的一方面，半导体结构包含基材、金属层、介电层、开口、石墨烯阻障层及导电层。金属层形成于基材上。介电层形成于金属层之上。开口形成于介电层中，并暴露介电层的表面及金属层的一部分。石墨烯阻障层形成于介电层的表面及金属层的一部分上。导电层形成于开口中及石墨烯阻障层上。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭露。应强调，根据工业中的标准实务，各特征并非按比例绘制且仅用于说明的目的。事实上，为了论述清晰的目的，可任意增加或减小特征的尺寸。图1A-2D绘示根据本揭露的一些实施例使用双镶嵌制程形成部分形成的半导体内连接结构的剖面图；图3绘示根据本揭露的一些实施例，在沉积非晶碳层之后，部分形成的半导体内连接结构的剖面图；图4绘示根据本揭露的一些实施例，在沉积导电层于沟槽及导孔区域之后，部分形成的半导体内连接结构的剖面图；图5A、图5A(a)-(c)、图5B绘示根据本揭露的一些实施例，在退火制程中及之后，部分形成的半导体内连接结构的剖面图；图6为根据本揭露的一些实施例，部分形成的半导体内连接结构的剖面图，其示出多个半导体层及内连接结构；图7为根据本揭露的一些实施例，在沉积预填充层于导孔之后，部分形成的半导体内连接结构的剖面图；图8为根据本揭露的一些实施例，在沉积非晶碳层及导电层于沟槽之后，部分形成的半导体内连接结构的剖面图；图9为根据本揭露的一些实施例，在退火非晶碳层以形成石墨烯阻障层之后，部分形成的半导体内连接结构的剖面图；图10为根据本揭露的一些实施例，部分形成的半导体内连接结构的剖面图，其示出了多个半导体层及内连接结构；图11为根据本揭露的一些实施例，使用非晶碳层在半导体内连接结构中形成石墨烯阻障层的例示性方法的流程图。具体实施方式以下揭示内容提供许多不同实施例或示例，用于实施本揭露的不同特征。下文描述组件及排列的特定实例以简化本揭露书的内容。当然，该等实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复本身并不指示所论述的各实施例及/或配置之间的关系。进一步地，为了便于描述，本文可使用空间相对性用语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性用语意欲包含元件在使用或操作中的不同定向。装置可经其他方式定向(旋转90度或处于其他定向)且因此可同样解读本文所使用的空间相对性描述词。本文所用的用语“标称”是指在产品或制程的设计阶段期间设置的组件或制程步骤的特性或参数的期望值或目标值，以及高于和/或低于所需值的一范围的值。值的范围通常由于制造过程或公差的会有轻微变化。本文所用的用语“基本上”是指给定量的值变化±5％。本文所用的用语“约”是指给定量的值变化±10％。集成电路制程的前段制程(frontendofline,FEOL)及后段制程(backendofline,BEOL)之间的半导体内连接制程包含在前金属介电层(pre-metaldielectric,PMD)(如二氧化硅(SiO2))中形成开口的金属化制程，以及使用金属(如钨(W))填补这些开口的制程。金属化制程可以通过镶嵌制程(damasceneprocess)完成。镶嵌制程广泛的被应用在集成电路的制造上。镶嵌制程可以通过在介电层中切割沟槽并用金属填补这些沟槽来产生内连接架构。多余的金属可以抛光。镶嵌制程可以包含在介电层中切割沟槽及/或导孔再将导电材料填补至这些沟槽及/或导孔中以形成内连接结构。镶嵌制程的其中一个示例为双镶嵌制程(dualdamasceneprocess)，其在介电层中形成沟槽及导孔，并且沉积导电材料于两者中。双镶嵌制程可以包含多个图案化及蚀刻步骤，举例来说，例如第一图案化/蚀刻步骤在介电层内形成导孔以提供与底层金属层的电性连接，以及第二图案化/蚀刻步骤形成导电线需要的沟槽。两个图案化/蚀刻步骤可以用不同的顺序执行，举例来说，例如(i)先形成沟槽，再形成导孔，或(ii)先形成导孔再形成沟槽。双镶嵌制程也可以是使用蚀刻停止层的自对准双镶嵌制程(self-aligneddualdamasceneprocess)。金属例如铜(Cu)可以用于镶嵌制程中沟槽及导孔的大量填充的内连接金属，因为它们具有比钨低的电阻。然而，在铜与许多常见的绝缘介电材料之间，例如氧化硅及含氧聚合物，铜会氧化或扩散。举例来说，沉积于氧化物上的铜可能会在接近200℃时形成氧化铜。此外，在高温制程中，铜会通过聚酰亚胺材料扩散，导致铜及聚酰亚胺材料的腐蚀。这种腐蚀会导致元件丧失粘附、分层、空隙及故障。为了避免金属扩散及氧化，使用难熔金属的阻障层可以加入镶嵌制程中。材料像是氮化钛(TiN)、氮化钽(TaN)或其它含有难熔金属的氮化物可以用于阻障层。另外，其他可以防止铜扩散或氧化、提升粘附及具有合适电性特性的材料也可以用于阻障层。阻障层可以使用物理气象沉积(physicalvapordeposition,PVD)为基础的技术沉积，其依据宽高比提供底部及侧壁的覆盖厚度。另外一个沉积阻障层的方法的示例为原子层沉积(atomiclayerdeposition,ALD)。举例来说，TaN可以使用ALD沉积，在接触的区域提供共形的阻障。随着科技进步，集成电路的特征是相较于前一世代元件降低尺寸。当元件的几何尺寸缩小，金属内连接的尺寸也随之减小。阻障层的厚度减小以减少由于较小的接触面积导致的电阻增加以及维持元件的可靠度。石墨烯或以石墨烯为基础的材料提供化学稳定度及可靠度，并且可以做为效果良好的阻障层，避免导孔或金属内连接结构中的金属扩散或氧化。举例来说，基于石墨烯的阻障层可以作为在前段制程及后段制程之间的金属内连接中的接触开口的侧壁或底部上合适的阻障层。而且，可以通过薄层状石墨烯材料最小化本体厚度，其可以允许在不牺牲元件效能的情况下进一步缩小元件尺寸。因此，对于侵略性的设计规则(aggressivedesignrule)(例如低于5nm)，应用合适的以石墨烯为基础的材料于金属内连接结构的阻障层可以产生尺寸更小、更高效能低功耗的元件。根据本揭露的各种实施例，提供了使用热退火金属催化剂表面上的非晶碳层(amorphouscarbonlayer)以形成石墨烯阻障层的机制。为了形成石本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包含：一基材；一金属层形成于该基材上；一介电层形成于该金属层之上；一开口形成于该介电层中，并暴露该介电层的一表面及该金属层的一部分；一石墨烯阻障层形成于该介电层的该表面及该金属层的该部分上；以及一导电层形成于该开口中及该石墨烯阻障层上。

【技术特征摘要】
2017.05.30 US 62/512,603;2017.08.11 US 15/675,5351.一种半导体结构，其特征在于，包含...

【专利技术属性】
技术研发人员：杨士億，叶菁馥，李明翰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71