半导体装置及其制造方法制造方法及图纸

实施方式的半导体装置具备：基板；绝缘层，设置于上述基板上；第1导电型的第1硅层，设置于上述绝缘层上；第1导电型的第1半导体区域，设置于上述第1硅层的表面；第2导电型或者第1导电型的第2半导体区域，对于上述第1半导体区域进行间隔，设置于上述第1硅层的表面；第1电极，连接于上述第1半导体区域上；第2电极，连接于上述第2半导体区域上。上述第1硅层上和上述绝缘层之间的边界附近的底部的氢浓度比上述第1硅层上从上述底部往上的部分的氢浓度更高，上述第1硅层上上述底部的电阻率比上述第1硅层上从上述底部往上的上述部分的电阻率更低。

【技术实现步骤摘要】
半导体装置及其制造方法相关申请本申请享有以日本专利申请2017-110049号(申请日：2017年6月2日)作为基础申请的优先权。本申请通过参考该基础申请，包括基础申请的全部内容。
本专利技术的实施方式涉及半导体装置及其制造方法。
技术介绍
在使用了贴合SOI(SiliconOnInsulator)晶片的高耐压卧式二极管中，存在如下问题，即：虽然硅活性层越厚，耐压越变高，但是由于与其权衡的关系，导通时的载流子增加，反向恢复电荷Qrr增大。
技术实现思路
实施方式提供一种能够在不增厚硅层的情况下提高耐压，且降低反向恢复电荷Qrr的半导体装置及其制造方法。实施方式的半导体装置具备：基板；绝缘层，设置于上述基板上；第1导电型的第1硅层，设置于上述绝缘层上；第1导电型的第1半导体区域，设置于上述第1硅层的表面；第2导电型或者第1导电型的第2半导体区域，与上述第1半导体区域隔开间隔，设置于上述第1硅层的表面；第1电极，连接于上述第1半导体区域；以及第2电极，连接于上述第2半导体区域。上述第1硅层中的与上述绝缘层之间的边界附近的底部的氢浓度高于上述第1硅层中的比上述底部靠上的部分的氢浓度，上述第1硅层中的上述底部的电阻率低于上述第1硅层中的比上述底部靠上的上述部分的电阻率。附图说明图1(a)是实施方式的半导体装置的示意平面图，图1(b)是图1(a)中的A-A剖面图。图2(a)是实施方式的半导体装置的示意平面图，图2(b)是图2(a)中的B-B剖面图。图3(a)是实施方式的半导体装置的示意平面图，图3(b)是图3(a)中的C-C剖面图。图4(a)及(b)是表示图1(a)及(b)所示的半导体装置中反偏压时的耗尽层的扩展的示意剖面图。图5(a)是表示实施方式的半导体装置中漂移层厚度方向的电阻率的曲线图，图5(b)是卧式二极管关断时的反向恢复电流波形图。图6(a)及(b)是实施方式的半导体装置的芯片内结构的示意图。图7是实施方式的半导体装置的示意剖面图。图8是表示图7所示的半导体装置的制造方法的示意剖面图。具体实施方式下面，参照附图，对于实施方式进行说明。还有，各附图中，对相同要素赋予了相同的标号。在下面的实施方式中，虽然将第1导电型设为n型，将第2导电型设为p型进行了说明，但是也可以将第1导电型设为p型，将第2导电型设为n型。另外，在下面的实施方式中，杂质浓度可以替换为载流子浓度进行表述。图1(a)是实施方式的半导体装置50的示意平面图。图1(b)是图1(a)中的A-A剖面图。半导体装置50例如具有使用贴合SOI(SiliconOnInsulator)晶片而得到的卧式的FRD(FastRecoveryDiode，快速恢复二极管)结构。如图1(b)所示，半导体装置50具有基板(支承体)1、基板1上所设置的绝缘层2和绝缘层2上所设置的漂移层4。基板1是硅基板，绝缘层2是氧化硅层，漂移层4是n型的硅层。在漂移层4内，设置有作为p型硅区域的基底区域7和作为n型硅区域的缓冲区域5。基底区域7和缓冲区域5相互在横向(相对于基板1的主面平行的方向)上隔开间隔。在缓冲区域5的表面，设置有作为n型硅区域的阴极区域6。阴极区域6的n型杂质浓度比漂移层4的n型杂质浓度更高。缓冲区域5具有阴极区域6的n型杂质浓度和漂移层4的n型杂质浓度之间的n型杂质浓度。在基底区域7的表面，设置有作为p型硅区域的阳极区域9和作为n型硅区域的接触区域8。阳极区域9的p型杂质浓度比基底区域7的p型杂质浓度高。如图1(a)所示，阳极区域9将阴极区域6的周围连续包围。在漂移层4的表面上设置有绝缘膜10。在绝缘膜10上，设置有对漂移层4表面侧的电场进行缓和的电极11。电极11例如由多晶硅构成。阴极区域6的表面从绝缘膜10外露，连接到阴极区域6上所设置的金属的阴电极102上。阳极区域9及接触区域8从绝缘膜10外露，连接到那些阳极区域9及接触区域8上所设置的金属的阳电极101上。在漂移层4中的与绝缘层2之间的边界附近的底部，设置有缺陷层(低电阻层)13。形成图1(b)所示的各元件之后，如下所述，从晶片的表面侧(漂移层4的表面侧)将氢离子或者氦离子对漂移层4的底部进行照射。通过该离子的照射，在漂移层4的底部形成晶体缺陷。从而，缺陷层13的缺陷密度高于比该缺陷层13靠上的部分(硅区域)的缺陷密度。缺陷层13的氢浓度高于漂移层4中的比缺陷层13靠上的部分的氢浓度。或者，缺陷层13的氦浓度高于漂移层4中的比缺陷层13靠上的部分的氦浓度。该浓度(atoms/cm3)例如能够通过SIMS(SecondaryIonMassSpectrometry，二次离子质谱法)等进行解析。漂移层4的底部(缺陷层13)所注入的氢离子或氦离子作为掺杂剂来发挥作用，缺陷层13中的杂质浓度(氢浓度或者氦浓度)变得高于漂移层4中的比缺陷层13靠上的部分的杂质浓度。从而，缺陷层13的电阻率低于漂移层4中的比缺陷层13靠上的部分的电阻率。该状况例如能够通过SRA(SpreadingResistanceAnalysis，扩展电阻分析)等进行解析。图5(a)是表示对漂移层4厚度(自表面起的深度)方向的电阻率(Ω/cm)进行测量后的实验结果的曲线图。实线表示如上所述对漂移层4的底部进行了离子(氦离子)照射后的情形(实施方式)。虚线表示未进行该离子照射的情形(比较例)。根据实施方式，通过上述离子照射，如图5(a)所示，能够相比于比较例，降低漂移层4的底部(缺陷层13)处的电阻率。漂移层4在缺陷层13内具有电阻率的最低值。图4(a)及(b)是表示图1(a)及(b)所示的半导体装置(FRD)50中反偏压时的耗尽层扩展的示意剖面图。示意地用灰色表示出耗尽层90。对半导体装置(FRD)50施加反偏压时，给阳电极101及基板1施加0V。然后，随着给阴电极102施加的电位(阳极电位)上升，从基底区域7和漂移层4之间的pn结、及漂移层4和绝缘层2之间的边界开始，耗尽层90不断扩展(不断扩大)。阳极电位例如是数百V，漂移层4将完全耗尽。由漂移层4完全耗尽时对耗尽层90施加的电压来决定耐压。根据实施方式，通过提高漂移层4的底部(缺陷层13)的杂质浓度，就可以抑制从漂移层4和绝缘层2之间的边界开始的耗尽层的扩展。其使漂移层4的完全耗尽延迟，提高耐压。图5(b)是由半导体装置(FRD)50关断时的实验结果得到的反向恢复电流波形图。实线表示如上所述对漂移层4的底部进行了离子(氦离子)照射后的情形(实施方式)。虚线表示未进行该离子照射的情形(比较例)。反向恢复电荷Qrr依赖于正偏压时漂移层4内所蓄积的载流子数和其载流子的寿命。因为若反向恢复电荷Qrr较大，则关断变慢，特别是在驱动电机的用途等方面，损耗增多，所以希望尽可能减小反向恢复电荷Qrr。根据实施方式，通过氢离子或者氦离子的照射，在漂移层4的底部形成缺陷层13，由此在该缺陷层13形成载流子的再结合中心，与比较例相比，能够缩短载流子寿命，减小反向恢复电荷Qrr。这使关断速度加快。图2(a)是其他实施方式的半导体装置40的示意平面图。图2(b)是图2(a)中的B-B剖面图。半导体装置40具有卧式的IGBT(InsulatedGateBipolarTransistor)结构。该半导体装置40本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具备：基板；绝缘层，设置于上述基板上；第1导电型的第1硅层，设置于上述绝缘层上；第1导电型的第1半导体区域，设置于上述第1硅层的表面；第2导电型或者第1导电型的第2半导体区域，与上述第1半导体区域隔开间隔，设置于上述第1硅层的表面；第1电极，连接于上述第1半导体区域；以及第2电极，连接于上述第2半导体区域，上述第1硅层中的与上述绝缘层之间的边界附近的底部的氢浓度高于上述第1硅层中的比上述底部靠上的部分的氢浓度，上述第1硅层中的上述底部的电阻率低于上述第1硅层中的比上述底部靠上的上述部分的电阻率。

【技术特征摘要】
2017.06.02 JP 2017-1100491.一种半导体装置，其中，具备：基板；绝缘层，设置于上述基板上；第1导电型的第1硅层，设置于上述绝缘层上；第1导电型的第1半导体区域，设置于上述第1硅层的表面；第2导电型或者第1导电型的第2半导体区域，与上述第1半导体区域隔开间隔，设置于上述第1硅层的表面；第1电极，连接于上述第1半导体区域；以及第2电极，连接于上述第2半导体区域，上述第1硅层中的与上述绝缘层之间的边界附近的底部的氢浓度高于上述第1硅层中的比上述底部靠上的部分的氢浓度，上述第1硅层中的上述底部的电阻率低于上述第1硅层中的比上述底部靠上的上述部分的电阻率。2.如权利要求1所述的半导体装置，其中，上述第2半导体区域将上述第1半导体区域的周围连续包围。3.如权利要求1所述的半导体装置，其中，还具备：第2导电型的第1基底区域，设置于上述第1半导体区域和上述第1硅层之间；第1栅电极，设置于上述第1基底区域之上；第1栅极绝缘膜，设置于上述第1基底区域和上述第1栅电极之间。4.如权利要求3所述的半导体装置，其中，上述第1基底区域将上述第2半导体区域的周围连续包围。5.如权利要求3所述的半导体装置，其中，上述第1栅电极将上述第2半导体区域的周围连续包围。6.如权利要求1～5中任一项所述的半导体装置，其中，还具备：第2硅层，设置于上述绝缘层上；绝缘膜，设置于上述第1硅层和上述第2硅层之间；第2基底区域，设置于上述第2硅层内；漏极区域，设置于上述第2基底区域的表面；源极区域，与上述漏极区域隔开间隔，设置于上述第2基底区域的表面；第2栅电极，设置于上述漏极区域和上述源极区域之间的上述第2基底区域上；以及第2栅极绝缘膜，设置于上述第2基底区域和上述第2栅电极之间。7.如权利要求6所述的半导体装置，其中，上述第2硅层中的与上述绝缘层之间的边界附近的底部的氢浓度比上述第1硅层中的与上述绝缘层之间的边界附近的上述底部的氢浓度低。8.一种半导体装置，其中，具备：基板；绝缘层，设置于上述基板上；第1导电型的第1硅层，设置于上述绝缘层上；第1导电型的第1半导体区域，设置于上述第1硅层的表面；第2导电型或者第1导电型的第2半导体区域，与上述第1半导体区域隔开间隔，设置于上述...

【专利技术属性】
技术研发人员：和田龙，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP