半导体结构以及其制作方法技术

技术编号:19748912 阅读:14 留言:0更新日期:2018-12-12 05:21
本发明专利技术公开一种半导体结构以及其制作方法,该半导体结构的制作方法包括下列步骤,形成多个第一沟槽隔离,且各第一沟槽隔离的至少一部分形成于一基底中。在形成第一沟槽隔离之后,在基底中形成多个第二沟槽隔离。各第一沟槽隔离平行于各第二沟槽隔离。多个第二沟槽隔离中的一个形成于多个第一沟槽隔离中相邻的两个之间,且第一沟槽隔离之间的节距等于第二沟槽隔离之间的节距。半导体结构包括基底、多个第一沟槽隔离以及多个第二沟槽隔离。第一沟槽隔离的材料不同于第二沟槽隔离的材料。

【技术实现步骤摘要】
半导体结构以及其制作方法
本专利技术涉及一种半导体结构以及其制作方法,尤其是涉及一种具有沟槽隔离的半导体结构以及其制作方法。
技术介绍
半导体集成电路的技术随着时间不断地进步成长,每个新世代制作工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各芯片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提升,当然也就使得各元件几何尺寸需越来越小。近来,垂直式装置例如垂直式存储装置被开发出以增加上述的密度。然而,为了于垂直式装置中形成高深宽比(aspectratio)的部件仍有许多制作工艺上的问题,例如在形成高深宽比的沟槽时发生的图案弯曲问题,而必须解决这些问题来改善制作工艺良率以及装置的效能表现。
技术实现思路
本专利技术提供了一种半导体结构以及其制作方法。在半导体结构中,互相平行且交替设置的多个第一沟槽隔离以及多个第二沟槽隔离通过分开的制作工艺来形成,由此避免图案弯曲问题并改善相关装置的效能表现。本专利技术的一实施例提供一种半导体结构的制作方法,包括下列步骤。形成多个第一沟槽隔离,且各第一沟槽隔离的至少一部分形成于一基底中。在形成第一沟槽隔离之后,在基底中形成多个第二沟槽隔离。各第一沟槽隔离平行于各第二沟槽隔离。多个第二沟槽隔离中的一个形成于多个第一沟槽隔离中相邻的两个之间,且第一沟槽隔离之间的节距等于第二沟槽隔离之间的节距。本专利技术的一实施例提供一种半导体结构。半导体结构包括一基底、多个第一沟槽隔离以及多个第二沟槽隔离。第一沟槽隔离与第二沟槽隔离设置于基底中。各第一沟槽隔离平行于各第二沟槽隔离。多个第二沟槽隔离中的一个设置于多个第一沟槽隔离中相邻的两个之间,且第一沟槽隔离之间的节距等于第二沟槽隔离之间的节距。第一沟槽隔离的材料不同于第二沟槽隔离的材料。在本专利技术的半导体结构以及其制作方法中,第二沟槽隔离是于第一沟槽隔离形成的步骤之后形成,且第一沟槽隔离可用以当作形成第二沟槽隔离的步骤中的支撑结构。故可避免于形成第一沟槽隔离以及形成第二沟槽隔离的制作工艺中发生图案弯曲的问题,而制作工艺良率以及装置的效能表现可因此而获得改善。附图说明图1至图4为本专利技术第一实施例的半导体结构的制作方法示意图,其中图2为图1之后的状况示意图;图3为图2之后的状况示意图;图4为图3之后的状况示意图。图5至图7为本专利技术第二实施例的半导体结构的制作方法示意图,其中图6为图5之后的状况示意图;图7为图6之后的状况示意图。图8至图10为本专利技术第三实施例的半导体结构的制作方法示意图,其中图9为图8之后的状况示意图;图10为图9之后的状况示意图。图11至图13为本专利技术第四实施例的半导体结构的制作方法示意图,其中图12为图11之后的状况示意图;图13为图12之后的状况示意图。主要元件符号说明10基底20绝缘层30掩模层41第一沟槽隔离41A第一衬层41B第一填隙材料42第二沟槽隔离42A第二衬层42B第二填隙材料42C第一阻障层43第三沟槽隔离43A第三衬层43B第三填隙材料43C第二阻障层44第四沟槽隔离44A第四衬层44B第四填隙材料50衬掩模层50S侧壁间隙壁60图案化光致抗蚀剂层101-103半导体结构D1第一方向D2第二方向D3垂直方向P1第一节距P2第二节距P3第三节距TR1第一沟槽TR2第二沟槽TR3第三沟槽TR4第四沟槽W1第一宽度W2第二宽度W3第三宽度W4第四宽度具体实施方式请参阅图1至图4。图1至图4所绘示为本专利技术第一实施例的半导体结构的制作方法示意图。本实施例的半导体结构的制作方法示意图包括下列步骤。如图1与图2所示,形成多个第一沟槽隔离41,且各第一沟槽隔离41的至少一部分形成于一基底10中。形成第一沟槽隔离41的方法可包括但并不限于下列步骤。一掩模层30可形成于基底10上,且一绝缘层20可选择性地形成于掩模层30与基底10之间。基底10可包括一半导体基底例如一硅基底、一外延基底、一碳化硅基底或一绝缘层覆硅(silicon-on-insulator,SOI)基底,但并不以此为限。绝缘层20可包括氧化硅、氮化硅、氮氧化硅或其他适合的绝缘材料。掩模层30可包括金属掩模层或非金属掩模层。接着,可通过一图案化制作工艺例如光刻制作工艺(photolithographyprocess)以及蚀刻制作工艺来形成多个第一沟槽TR1,但并不以此为限。各第一沟槽TR1可贯穿掩模层30与绝缘层20,且各第一沟槽TR1向下延伸至基底10中。此外,各第一沟槽TR1可沿一第一方向D1延伸,且多个第一沟槽TR1可沿一第二方向D2上重复排列。第二方向D2可大体上与第一方向D1互相垂直,但并不以此为限。在一些实施例中,多个第一沟槽TR1可分别具有相同的宽度,且两个紧接相邻的第一沟槽TR1之间的间隔宽度可为一特定值或/及一固定值。换句话说,多个第一沟槽TR1可以一特定大小的节距(pitch)沿第二方向D2上重复排列。一第一衬层41A可共形地(conformally)形成于第一沟槽TR1的表面上以及掩模层30上,且第一沟槽TR1可被一第一填隙(gap-filling)材料41B填满。可进行一移除制作工艺,例如一化学机械研磨制作工艺,用以移除第一沟槽TR1之外的第一衬层41A以及第一填隙材料41B。换句话说,各第一沟槽隔离41是形成于一个第一沟槽TR1中,且各第一沟槽隔离41可包括第一衬层41A以及第一填隙材料41B。在一些实施例中,第一衬层41A可包括氧化物或其他适合的绝缘材料,而第一填隙材料41B可包括旋涂式介电(spinondielectric,SOD)材料、以化学气相沉积(chemicalvapordeposition,CVD)制作工艺所形成的绝缘材料或者以其他制作工艺形成的其他适合的绝缘材料。上述的SOD材料可包括氧化硅、聚硅氮烷(polysilazane)或其他适合的材料。上述以CVD制作工艺所形成的绝缘材料可包括氧化硅、基于氧化硅的材料或其他适合的材料。如图2所示,各第一沟槽隔离41可沿第一方向D1延伸,且多个第一沟槽隔离41可沿第二方向D2上重复排列。在一些实施例中,各第一沟槽隔离41可于第二方向D2上具有相同的宽度,且两个紧接相邻的第一沟槽隔离41之间的间隔宽度可为一特定值或/及一固定值。换句话说,多个第一沟槽隔离41可以一第一节距P1沿第二方向D2上重复排列,但并不以此为限。如图3与图4所示,在形成第一沟槽隔离41的步骤之后,可于基底10中形成多个第二沟槽隔离42。形成第二沟槽隔离42的方法可包括但并不限于下列步骤。可进行一图案化制作工艺例如光刻制作工艺以及蚀刻制作工艺来形成多个第二沟槽TR2,但并不以此为限。各第二沟槽TR2可贯穿掩模层30以及绝缘层20,且各第二沟槽TR2向下延伸至基底10中。此外,各第二沟槽TR2可沿第一方向D1延伸,且多个第二沟槽TR2可沿第二方向D2上重复排列。换句话说,各第二沟槽TR2可与各第一沟槽TR1互相平行,但并不以此为限。多个第二沟槽TR2中的至少一个形成于在第二方向D2上两个紧接相邻的第一沟槽TR1之间。在一些实施例中,多个第二沟槽TR2可分别具有相同的宽度,且两个紧接相邻的第二沟槽TR2之间的间隔宽度可为一特定值或/及一固定值。换句话说,多个第二沟槽TR2可以一特定大小的节距沿第二方向D2上本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法,其特征在于,包括:形成多个第一沟槽隔离,其中各该第一沟槽隔离的至少一部分形成于一基底中;以及在形成该多个第一沟槽隔离之后,在该基底中形成多个第二沟槽隔离,其中各该第一沟槽隔离平行于各该第二沟槽隔离,该多个第二沟槽隔离中的一个形成于该多个第一沟槽隔离中相邻的两个之间,且该多个第一沟槽隔离之间的节距等于该多个第二沟槽隔离之间的节距。

【技术特征摘要】
2017.06.03 US 15/613,1451.一种半导体结构的制作方法,其特征在于,包括:形成多个第一沟槽隔离,其中各该第一沟槽隔离的至少一部分形成于一基底中;以及在形成该多个第一沟槽隔离之后,在该基底中形成多个第二沟槽隔离,其中各该第一沟槽隔离平行于各该第二沟槽隔离,该多个第二沟槽隔离中的一个形成于该多个第一沟槽隔离中相邻的两个之间,且该多个第一沟槽隔离之间的节距等于该多个第二沟槽隔离之间的节距。2.如权利要求1所述的半导体结构的制作方法,其中形成该多个第一沟槽隔离的步骤包括于该基底中形成多个第一沟槽且将一第一填隙材料填入该多个第一沟槽中,且形成该多个第二沟槽隔离的步骤包括于该基底中形成多个第二沟槽且将一第二填隙材料填入该多个第二沟槽中,其中该多个第二沟槽是于将该第一填隙材料填入该多个第一沟槽中的步骤之后形成。3.如权利要求2所述的半导体结构的制作方法,其中该第二填隙材料不同于该第一填隙材料。4.如权利要求2所述的半导体结构的制作方法,其中形成该多个第一沟槽隔离的该步骤还包括:在该基底上形成一掩模层,其中该掩模层是用以定义该多个第一沟槽;在形成该多个第一沟槽之后,将该掩模层移除;以及在移除该掩模层之后,在该基底上以及各该第一沟槽隔离的侧壁上形成一侧壁间隙壁,其中侧壁间隙壁是用以定义该多个第二沟槽。5.如权利要求1所述的半导体结构的制作方法,还包括于该基底中形成一第三沟槽隔离,其中该第三沟槽隔离的宽度大于各该第一沟槽隔离的宽度以及各该第二沟槽隔离的宽度。6.如权利要求5所述的半导体结构的制作方法,其中该第三沟槽隔离以及该多个第二沟槽隔离是由同一步骤形成。7.如权利要求6所述的半导体结构的制作方法,其中该第三沟槽隔离的材料与该多个第二沟槽隔离的材料相同,且该第三沟槽隔离的该材料不同于该多个第一沟槽隔离的材料。8.如权利要求6所述的半导体结构的制作方法,还包括于该基底中形成一第四沟槽隔离,其中该第四沟...

【专利技术属性】
技术研发人员:永井享浩
申请(专利权)人:联华电子股份有限公司福建省晋华集成电路有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1