像素结构制造技术

一种像素结构，包括第一薄膜晶体管、粘着层、发光二极管以及检测导电层。第一薄膜晶体管耦接至一导电层，用以传送显示数据至导电层。粘着层覆盖导电层。发光二极管配置在粘着层上。检测导电层配置在粘着层上，并且检测导电层、粘着层上以及导电层形成检测电容。其中，检测导电层的厚度等于或略大于发光二极管的高度。

【技术实现步骤摘要】
像素结构
本专利技术是有关于一种像素结构，且特别是有关于一种具有微型发光二极管元件的发光二极管像素结构。
技术介绍
微型发光二极管显示装置(MicroLEDDisplay)具有高亮度、高对比、广视角、长寿命及低耗电等优势，已成为未来显示技术发展的重点。将微型发光二极管(MicroLED)晶体直接搬运到驱动背板上的技术称为巨量转移(MassTransferProcess)，而巨量转移技术具有以下困难点。首先，微型发光二极管的尺寸极小(约5μm至10μm)，需要更精细化的操作技术。此外，由几十万或几百万颗微型发光二极管才能构成一片面板，而一次转移需要移动几万乃至几十万颗微型发光二极管，数量庞大。进行巨量转移的过程中，可利用压印(Stamp)的方式将微型发光二极管与薄膜晶体管(Thin-FilmTransistor，TFT)矩阵进行贴合。请参照图1，在图1所示的现有技术微型发光二极管显示面板可以发现，当于显示面板100施加压印程序时，由于压印力道无法有效地均匀分布在显示面板100上，会导致显示面板100所受到的压印力道产生强弱的差异，使得后续微型发光二极管的发光亮度也相对不均匀。以整个面板受力不均匀的状况为例，位于显示面板100较为中心位置的面板区域101内会受到相对较强的压印力道，使得后续微型发光二极管发光时会产生相对较亮的亮度，而面板区域101外则会因为受到相对较弱的压印力道，使得后续微型发光二极管发光时产生的亮度相对较暗，造成显示面板100整体亮度不均匀的问题。
技术实现思路
本专利技术提供一种像素结构，其可通过检测电容检测压印力道，并藉以调整给予微型发光二极管的驱动电信号。本专利技术的像素结构包括第一薄膜晶体管、导电层、粘着层、发光二极管以及检测导电层。第一薄膜晶体管具有第一端耦接至导电层，用以传送显示数据至导电层。粘着层置于导电层上。发光二极管配置在粘着层上。检测导电层配置在粘着层上，并且检测导电层、粘着层上以及导电层形成检测电容。其中，检测导电层的厚度等于或略大于发光二极管的高度。在本专利技术的一实施例中，当压印程序施加于上述像素结构时，发光二极管的上表面与检测导电层的上表面共同接收相同的压印压力。在本专利技术的一实施例中，上述的像素结构更包括第二薄膜晶体管，其控制端耦接至导电层，其第一端接收参考电压，第二端耦接至发光二极管。在本专利技术的一实施例中，上述的像素结构中第一薄膜晶体管的控制端接收扫描信号。检测导电层接收检测信号。其中，在第一时间区间，第一薄膜晶体管依据扫描信号被导通并传送显示数据至第二薄膜晶体管的控制端，检测导电层同时接收为第一电压电平的检测信号。且在第一时间区间后的第二时间区间，第一薄膜晶体管依据扫描信号被断开，检测导电层同时接收为第二电压电平的检测信号，其中第一电压电平与第二电压电平不相同。在本专利技术的一实施例中，上述的像素结构中扫描信号与检测信号为相同的信号。在本专利技术的一实施例中，上述的像素结构中当第一薄膜晶体管与第二薄膜晶体管皆为P型薄膜晶体管时，第一电压电平低于第二电压电平，且参考电压为第一电源电压。在本专利技术的一实施例中，上述的像素结构中当第一薄膜晶体管与第二薄膜晶体管皆为N型薄膜晶体管时，第一电压电平高于第二电压电平，且参考电压为第二电源电压。在本专利技术的一实施例中，上述的像素结构中检测导电层耦接至第二薄膜晶体管的第一端。在本专利技术的一实施例中，上述的像素结构中第一薄膜晶体管的第二端接收初始化电压或显示数据。其中，当第一薄膜晶体管被导通时，第一薄膜晶体管依序接收并传送初始化电压以及显示数据至第二薄膜晶体管的控制端。在本专利技术的一实施例中，上述的像素结构更包括第三薄膜晶体管，其一端接收初始化电压，另一端耦接至第二薄膜晶体管的控制端，第三薄膜晶体管受控于前级扫描信号以被导通或断开。在本专利技术的一实施例中，上述的像素结构更包括存储电容，耦接在第二薄膜晶体管的控制端与第一端间。在本专利技术的一实施例中，上述的像素结构中第二薄膜晶体管产生驱动电流以驱动发光二极管，驱动电流与检测电容的电容值负相关。基于上述，本专利技术藉由高度不低于发光二极管的检测导电层来接收压印动作时所施加的压力，并依据检测导电层所承受的压力，来调整由检测导电层、粘着层上以及导电层所形成的检测电容的电容值大小，并且，依据检测电容的电容值来调整驱动发光二极管的驱动电流的大小，可提升面板中多个发光二极管的亮度均匀度，提升显示的品质。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1是现有技术微型发光二极管显示面板示意图。图2是本专利技术一实施例的像素结构的剖面结构示意图。图3A是本专利技术图2实施例的像素结构的电路示意图。图3B是本专利技术图3A实施例的驱动信号波形图。图4A是本专利技术图3A实施例的像素结构的另一实施方式的电路示意图。图4B是本专利技术图4A实施例的驱动信号波形图。图5A是本专利技术另一实施例的像素结构的电路示意图。图5B是本专利技术图5A实施例的驱动信号波形图。图6A是本专利技术图5A实施例的像素结构的另一实施方式的电路示意图。图6B是本专利技术图6A实施例的驱动信号波形图。图7A是本专利技术图3A实施例的像素结构的互补型态实施例的电路示意图。图7B是本专利技术图7A实施例的驱动信号波形图。图8A是本专利技术图7A实施例的像素结构的另一实施方式的电路示意图。图8B是本专利技术图8A实施例的驱动信号波形图。图9A是本专利技术图5A实施例的像素结构的互补型态实施例的电路示意图。图9B是本专利技术图9A实施例的驱动信号波形图。图10A是本专利技术图9A实施例的像素结构的另一实施方式的电路示意图。图10B是本专利技术图10A实施例的驱动信号波形图。其中，附图标记：100：显示面板101：面板区域200、300、400、500、600、700、800、900、1000：像素结构201：粘着层A：节点信号CDET：检测电容CN：沟道CST：存储电容d1：距离DATA：显示数据DET[N]：检测信号F：压印压力GE：薄膜晶体管栅极IOBP、ILD、GI：绝缘层IμLED：驱动电流M3：导电层MD：检测导电层OVSS、OVDD：参考电压PA1、PA2：P型重掺杂区S[N]、S[N-1]：扫描信号T1、TP1、TP2、TP3、Tn1、Tn2、Tn3：薄膜晶体管VH1、VH2：高电压电平VIA：导电通孔VINT：初始电压VL1、VL2：低电压电平μLED：微型发光二极管具体实施方式下面结合附图对本专利技术的结构原理和工作原理作具体的描述：请参照图2，图2是本专利技术一实施例的像素结构的剖面结构示意图，像素结构200包括第一绝缘层IOBP、第二绝缘层ILD、第三绝缘层GI、第一薄膜晶体管T1、导电层M3、粘着层201、微型发光二极管μLED以及检测导电层MD。在本实施例中，第一薄膜晶体管T1设置在多层绝缘层(即第一绝缘层IOBP、第二绝缘层ILD、第三绝缘层GI)中，导电层M3则设置在第一绝缘层IOBP上并覆盖第一绝缘层IOBP。第一薄膜晶体管T1的一端(源极或漏极)通过导电通孔VIA耦接至导电层M3。另外，粘着层201置于导电层M3上方，而检测导电层MD以及微型发光二极管μLED则配置在粘着层201的上方，其中的检测导电层MD、粘着层201以及导电层M3具有一个相互重叠的区域。值得注意的，检本文档来自技高网...

【技术保护点】
1.一种像素结构，其特征在于，包括：一第一薄膜晶体管，具有一第一端耦接至一导电层，用以传送一显示数据至该导电层；一粘着层，配置于该导电层；一发光二极管，配置在该粘着层上；以及一检测导电层，配置在该粘着层上，其中该检测导电层、该粘着层以及该导电层形成一检测电容，其中，该检测导电层的厚度等于或略高于该发光二极管的高度。

【技术特征摘要】
2018.07.18 TW 1071248191.一种像素结构，其特征在于，包括：一第一薄膜晶体管，具有一第一端耦接至一导电层，用以传送一显示数据至该导电层；一粘着层，配置于该导电层；一发光二极管，配置在该粘着层上；以及一检测导电层，配置在该粘着层上，其中该检测导电层、该粘着层以及该导电层形成一检测电容，其中，该检测导电层的厚度等于或略高于该发光二极管的高度。2.如权利要求1所述的像素结构，其特征在于，其中当一压印程序施加于该像素结构时，该发光二极管的上表面与该检测导电层的上表面共同接收相同的一压印压力。3.如权利要求1所述的像素结构，其特征在于，其中更包括：一第二薄膜晶体管，其一控制端耦接至该导电层，其一第一端接收一参考电压，一第二端耦接至该发光二极管。4.如权利要求3所述的像素结构，其特征在于，其中该第一薄膜晶体管的一控制端接收一扫描信号，该检测导电层接收一检测信号，其中，在一第一时间区间，该第一薄膜晶体管依据该扫描信号被导通并传送该显示数据至该第二薄膜晶体管的该控制端，该检测导电层同时接收为一第一电压电平的该检测信号，在该第一时间区间后的一第二时间区间，该第一薄膜晶体管依据该扫描信号被断开，该检测导电层同时接收为一第二电压电平的该检测信号，其中该第一电压电平与该第二电压电平相异。5.如权利要求4...

【专利技术属性】
技术研发人员：郑贸薰，洪嘉泽，陈勇志，蔡正晔，黄正翰，林振祺，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71