列车及用于列车的多路I/O输出控制系统、方法技术方案

本发明专利技术公开了一种列车及用于列车的多路I/O输出控制系统、方法，其中，系统包括：多个安全硬件电路、FPGA逻辑单元和控制单元，控制单元与FPGA逻辑单元之间进行相互通信，其中，控制单元向FPGA逻辑单元发送控制信息，其中，控制信息包括指令信息和地址信息；FPGA逻辑单元包括多个输出通路，每个输出通路对应连接一个安全硬件电路，FPGA逻辑单元用于根据指令信息生成相应的驱动信号，并对地址信息进行译码处理以获取多个输出通路中的一个，以及通过获取的输出通路将驱动信号输出至相应的安全硬件电路。该系统能够实现多路输出的控制，减少控制单元的负载，提高控制系统的运行速度与稳定性，且成本低，灵活性、可靠性好。

【技术实现步骤摘要】
列车及用于列车的多路I/O输出控制系统、方法
本专利技术涉及列车控制
，具体涉及一种用于列车的多路I/O输出控制系统、一种列车和一种用于列车的多路I/O输出控制方法。
技术介绍
随着轨道交通行业的快速发展，整个行业的安全控制系统越来越受到人们的重视。比如安全IO输出控制系统，该系统中包含有硬件电路控制和软件控制，且软件控制结合硬件电路控制是当下轨道交通行业比较流行的一种控制方式。目前，安全I/O输出控制一般采用脉冲电平对输出端口进行安全控制，脉冲信号由MCU(MicroControlUnit，微控制单元)的控制端发出，输入到硬件电路，从而达到对输出端口的安全控制。然而，现有的安全IO输出控制方法局限于少量的IO输出控制，一旦要实现多路I/O输出控制就会增加MCU的负荷，会占用大量逻辑资源，限制了MCU的运行速度。如果通过多组电路来实现多路I/O输出控制，则会增加设计开发的成本。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种用于列车的多路I/O输出控制系统，该系统能够实现多路输出的控制，减少控制单元的负载，提高控制系统的运行速度与稳定性，且成本低，灵活性、可靠性好。本专利技术的第二个目的在于提出一种列车。本专利技术的第三个目的在于提出一种用于列车的多路I/O输出控制方法。为达到上述目的，本专利技术第一方面实施例提出了一种用于列车的多路I/O输出控制系统，包括：多个安全硬件电路、FPGA(Field-ProgrammableGateArray，现场可编程门阵列)、逻辑单元和控制单元，所述控制单元与所述FPGA逻辑单元之间进行相互通信，其中，所述控制单元通过与所述FPGA逻辑单元进行通信向所述FPGA逻辑单元发送控制信息，其中，所述控制信息包括指令信息和地址信息；所述FPGA逻辑单元包括多个输出通路，每个输出通路对应连接到一个安全硬件电路，所述FPGA逻辑单元用于根据接收到的指令信息生成相应的驱动信号，并对所述地址信息进行译码处理以获取所述多个输出通路中的一个进行输出，以及通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路。根据本专利技术实施例的用于列车的多路I/O输出控制系统，基于FPGA进行设计，使控制单元通过包含多个输出通路的FPGA逻辑单元对多个安全硬件电路进行驱动控制，实现了多路I/O输出的控制，能够为安全硬件电路处于安全工作状态提供保障，同时提高了整个控制系统的运行速度、稳定性及可靠性，且成本低。进一步地，本专利技术提出了一种列车，其包括上述实施例的用于列车的多路I/O输出控制系统。本专利技术实施例的列车，采用上述实施例的基于FPGA设计的用于列车的多路I/O输出控制系统，使控制单元通过包含多个输出通路的FPGA逻辑单元对多个安全硬件电路进行驱动控制，实现了多路I/O输出的控制，能够为安全硬件电路处于安全工作状态提供保障，同时提高了整个控制系统的运行速度、稳定性及可靠性，且成本低。为达到上述目的，本专利技术第三方面实施例提出了一种用于列车的多路I/O输出控制方法，包括以下步骤：FPGA逻辑单元接收控制信息，其中，所述控制信息包括指令信息和地址信息；所述FPGA逻辑单元根据接收到的指令信息生成相应的驱动信号，并对所述地址信息进行译码处理以获取所述多个输出通路中的一个进行输出；所述FPGA逻辑单元通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路。根据本专利技术实施例的用于列车的多路I/O输出控制方法，基于FPGA进行设计，通过包含多个输出通路的FPGA逻辑单元对多个安全硬件电路进行驱动控制，实现了多路I/O输出的控制，能够为安全硬件电路处于安全工作状态提供保障，同时提高了整个控制系统的运行速度、稳定性及可靠性，且成本低。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1是根据本专利技术的实施例的用于列车的多路I/O输出控制系统的方框图；图2是根据本专利技术的一个实施例的FPGA逻辑单元的方框图；图3是根据本专利技术的一个具体示例的用于列车的多路I/O输出控制系统的控制流程图；图4是根据本专利技术的实施例的列车的方框图；图5是根据本专利技术的一个实施例的用于列车的多路I/O输出控制方法的流程图；图6是根据本专利技术的一个示例的用于列车的多路I/O输出控制方法的流程图；图7是根据本专利技术的另一个实施例的用于列车的多路I/O输出控制方法的流程图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。下面参考附图描述本专利技术实施例的列车及用于列车的多路I/O输出控制系统、方法。图1是根据本专利技术实施例的用于列车的多路I/O输出控制系统的方框图。如图1所示，该用于列车的多路I/O输出控制系统包括：多个安全硬件电路10、FPGA逻辑单元20和控制单元30，控制单元30与FPGA逻辑单元20之间进行相互通信。其中，控制单元30通过与FPGA逻辑单元20进行通信向FPGA逻辑单元20发送控制信息，其中，控制信息包括指令信息和地址信息。FPGA逻辑单元20包括多个输出通路21，每个输出通路对应连接到一个安全硬件电路，FPGA逻辑单元20用于根据接收到的指令信息生成相应的驱动信号，并对地址信息进行译码处理以获取多个输出通路中的一个进行输出，以及通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路10。在本专利技术的实施例中，FPGA逻辑单元20可以具有并行I/O接口，FPGA逻辑单元20可以通过并行I/O接口与控制单元30实现双向通信。进一步地，可以在FPGA逻辑单元20中设置与并行I/O接口对应的时序电路，FPGA逻辑单元20可以根据该时序电路接收控制单元发送的控制信息。具体地，如图1所示，FPGA逻辑单元20上电进入工作模式后，控制单元30向FPGA逻辑单元20发送包含地址信息和指令信息的控制信息，如控制列车减速，FPGA逻辑单元20通过并行I/O接口和对应的时序电路接收控制信息，进而可根据接收到的指令信息生成相应的驱动信号，如驱动列车减速的驱动信号，并对地址信息进行译码处理以获取多个输出通路21中的一个，如与列车速度控制电路对应的输出通道，进行输出，进而通过获取的输出通路将生成的列车减速驱动信号输出至列车速度控制电路，以驱动列车速度控制电路执行减速指令。可选地，如果控制单元30向FPGA逻辑单元20同时发送多个控制信息，且每个控制信息中的地址信息不同，或者发送一个包含多个不同地址信息的控制信息，则FPGA逻辑单元20可以对不同的地址信息进行译码处理以获取多个输出通路(如输出通路21a-21c)，如果根据接收到的指令信息均生成相应的驱动信号，则可以通过输出通路21a-21c将生成的驱动信号发送至相应的安全硬件电路10a-10c。由此，实现了多路I/O输出的控制，减少了控制单元的负载，提高了控制系统的运行速度与稳定性，且成本低，灵活性、可靠性好。在本专利技术本文档来自技高网...

【技术保护点】
1.一种用于列车的多路I/O输出控制系统，其特征在于，包括：多个安全硬件电路、FPGA逻辑单元和控制单元，所述控制单元与所述FPGA逻辑单元之间进行相互通信，其中，所述控制单元通过与所述FPGA逻辑单元进行通信向所述FPGA逻辑单元发送控制信息，其中，所述控制信息包括指令信息和地址信息；所述FPGA逻辑单元包括多个输出通路，每个输出通路对应连接到一个安全硬件电路，所述FPGA逻辑单元用于根据接收到的指令信息生成相应的驱动信号，并对所述地址信息进行译码处理以获取所述多个输出通路中的一个进行输出，以及通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路。

【技术特征摘要】
1.一种用于列车的多路I/O输出控制系统，其特征在于，包括：多个安全硬件电路、FPGA逻辑单元和控制单元，所述控制单元与所述FPGA逻辑单元之间进行相互通信，其中，所述控制单元通过与所述FPGA逻辑单元进行通信向所述FPGA逻辑单元发送控制信息，其中，所述控制信息包括指令信息和地址信息；所述FPGA逻辑单元包括多个输出通路，每个输出通路对应连接到一个安全硬件电路，所述FPGA逻辑单元用于根据接收到的指令信息生成相应的驱动信号，并对所述地址信息进行译码处理以获取所述多个输出通路中的一个进行输出，以及通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路。2.如权利要求1所述的用于列车的多路I/O输出控制系统，其特征在于，所述FPGA逻辑单元，包括：逻辑判断电路，所述逻辑判断模块用于对所述地址信息进行译码处理以获取所述多个输出通路中的一个进行输出，并判断所述指令信息是否为输出驱动信号或关断驱动信号，以及在判断所述控制指令为输出驱动信号时输出第一使能信号，在判断所述控制指令为关断驱动信号时输出第二使能信号；自检逻辑电路，所述自检逻辑电路与所述逻辑判断电路相连，所述自检逻辑电路包括自检计时器，所述自检逻辑电路用于在所述逻辑判断电路输出所述第一使能信号时控制所述自检计时器开始计时，以及在所述逻辑判断电路输出所述第二使能信号时控制所述自检计时器停止计时；驱动电路，所述驱动电路与所述逻辑判断电路相连，所述驱动电路用于在所述逻辑判断电路输出所述第一使能信号时生成驱动信号，并通过获取的输出通路将生成的驱动信号输出至相应的安全硬件电路，以及在所述逻辑判断电路输出所述第二使能信号时停止生成所述驱动信号。3.如权利要求2所述的用于列车的多路I/O输出控制系统，其特征在于，所述逻辑判断电路，还用于：每隔第一预设时间判断在所述第一预设时间内是否接收到输出驱动信号的指令信息，并在接收到输出驱动信号的指令信息时，输出所述第一使能信号；其中，所述自检逻辑电路还用于在每次接收到所述第一使能信号时控制所述自检计时器置零并重新计时。4.如权利要求3所述的用于列车的多路I/O输出控制系统，其特征在于，所述自检逻辑电路，还用于：在所述逻辑判断电路在所述第一预设时间内没有接收到输出驱动信号的指令信息时，判断所述自检计时器的计时时间是否达到第二预设时间，并在所述自检计...

【专利技术属性】
技术研发人员：吕世超，薄云览，黄诚雄，王发平，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：广东,44