像素电路及液晶显示面板制造技术

本发明专利技术提供一种像素电路及液晶显示面板。该像素电路采用2T结构，一方面通过设置与次区液晶电容(Clc2)串联的分压电容(Cs)或设置次区薄膜晶体管(T2)的沟道长宽比小于主区薄膜晶体管(T1)的沟道长宽比，使得次区液晶电容(Clc2)上的电压小于主区液晶电容(Clc1)上的电压，能够明显改善色偏；另一方面，相比现有的3T结构的像素电路省去了用于为像素次区放电的第三薄膜晶体管，能够消除该第三薄膜晶体管放电对阵列基板侧公共电极(Acom)的影响，减少水平串扰现象的发生，并进一步提高像素开口率。

【技术实现步骤摘要】
像素电路及液晶显示面板
本专利技术涉及液晶显示
，尤其涉及一种像素电路及液晶显示面板。
技术介绍
液晶显示面板(LiquidCrystalDisplay，LCD)，简称液晶面板，具有机身薄、省电、无辐射等众多优点，得到了广泛地应用，如：液晶电视、智能手机、数字相机、平板电脑、计算机屏幕、或笔记本电脑屏幕等，在平板显示领域中占主导地位。液晶显示面板是由一彩膜基板(ColorFilter，CF)、一薄膜晶体管阵列基板(ThinFilmTransistorArraySubstrate，TFTArraySubstrate)以及一配置于两基板间的液晶层(LiquidCrystalLayer)所构成。液晶显示面板内设有多个呈阵列式排布的像素(Pixel)，当在两片基板上施加驱动电压时，各个像素在像素电路的驱动下进行显示。就目前主流市场上的液晶显示面板而言，可分为三种类型，分别是扭曲向列(TwistedNematic，TN)或超扭曲向列(SuperTwistedNematic，STN)型、平面转换(In-PlaneSwitching，IPS)型及垂直配向(VerticalAlignment，VA)型。其中，VA型液晶显示面板相对其它种类的液晶显示面板具有更高的对比度，在大尺寸显示，如液晶电视等方面具有非常广地应用。现有的VA型液晶显示面板大多采用3T(即三个薄膜晶体管)结构的像素电路。请参阅图1，3T结构的像素电路包括设于像素主(Main)区PM之内的第一薄膜晶体管T100及设于像素次(Sub)区PS之内的第二薄膜晶体管T200与第三薄膜晶体管T300。所述第一薄膜晶体管T100的栅极电性连接扫描线G(n)(n为正整数，表示像素所在的行数)，源极电性连接数据线D(m)(m为正整数，表示像素所在的列数)，漏极电性连接第一存储电容Cst1及第一液晶电容Clc1；所述第二薄膜晶体管T200的栅极电性连接扫描线G(n)，源极电性连接数据线D(m)，漏极电性连接第二存储电容Cst2及第二液晶电容Clc2；所述第三薄膜晶体管T300的栅极电性连接扫描线G(n)，源极电性连接第二薄膜晶体管T200的漏极，漏极直接电性连接在阵列基板侧公共电极Acom上。当所述扫描线G(n)传输的扫描信号作用时：在像素主区PM内，所述第一薄膜晶体管T100打开，所述数据线D(m)传输的数据信号会向第一存储电容Cst1及第一液晶电容Clc1充电；而在像素次区PS内，所述第二薄膜晶体管T200与第三薄膜晶体管T300均打开，在所述数据线D(m)传输的数据信号向第二存储电容Cst2及第二液晶电容Clc2充电的同时，打开的第三薄膜晶体管T300向阵列基板侧公共电极Acom实施放电；这样，待所述扫描线G(n)传输的扫描信号作用完毕后，像素次区PS内的第二液晶电容Clc2上的电压便会低于像素主区PM内的第一液晶电容Clc1上的电压，能够达到降低色偏(ColorShift)的效果。受到制程稳定性等因素的影响，上述3T结构的像素电路中各个薄膜晶体管尤其是第三薄膜晶体T300的沟道长宽比差异较大，导致其IV特性浮动比较大，那么第三薄膜晶体T300放电对阵列基板侧公共电极Acom的影响就会较大，导致在显示画面时阵列基板侧公共电极Acom产生电压跳变，且电压跳变的差异较大，受阵列基板侧公共电极Acom电压跳变的影响，画面显示会出现水平串扰(Crosstalk)现象。
技术实现思路
本专利技术的目的在于提供一种像素电路，既能够明显改善色偏，又能够消除现有的3T结构的像素电路中第三薄膜晶体管放电对阵列基板侧公共电极的影响，减少水平串扰现象的发生，并进一步提高像素开口率。本专利技术的另一目的在于提供一种液晶显示面板，色偏较小，串扰现象较少，像素开口率较高。为实现上述目的，本专利技术首先提供一种像素电路，仅采用两个薄膜晶体管，包括像素主区及像素次区。可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；所述像素次区内设有一个次区薄膜晶体管、次区存储电容、次区液晶电容及与所述次区液晶电容串联的分压电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接分压电容的一端及次区存储电容的一端；所述分压电容的另一端电性连接所述次区液晶电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；所述分压电容的分压作用使得所述次区液晶电容上的电压小于所述主区液晶电容上的电压。进一步地，所述数据线传输的数据信号用于向所述像素主区及所述像素次区充电；充电完毕后，所述次区液晶电容上的电压与所述主区液晶电容上的电压的比值为：Cs/(Cs+Clc2)；其中，Cs表示分压电容，Clc2表示次区液晶电容。所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率。可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；所述像素次区内设有一个次区薄膜晶体管、次区存储电容及次区液晶电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接次区液晶电容的一端及次区存储电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；所述次区薄膜晶体管的沟道长宽比小于所述主区薄膜晶体管的沟道长宽比，使得所述次区薄膜晶体管的充电率小于所述主区薄膜晶体管的充电率，从而所述次区液晶电容上的电压小于所述主区液晶电容上的电压。优选地，所述次区薄膜晶体管的充电率是所述主区薄膜晶体管的充电率的70％～80％。本专利技术还提供一种液晶显示面板，包括像素电路；所述像素电路仅采用两个薄膜晶体管，包括像素主区及像素次区；可选地：所述像素主区内设有主区薄膜晶体管、主区存储电容及主区液晶电容；所述主区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接主区存储电容的一端及主区液晶电容的一端；所述主区存储电容的另一端电性连接阵列基板侧公共电极；所述主区液晶电容的另一端电性连接彩膜基板侧公共电极；所述像素次区内设有一个次区薄膜晶体管、次区存储电容、次区液晶电容及与所述次区液晶电容串联的分压电容；所述次区薄膜晶体管的栅极电性连接扫描线，源极电性连接数据线，漏极电性连接分压电容的一端及次区存储电容的一端；所述分压电容的另一端电性连接所述次区液晶电容的一端；所述次区液晶电容的另一端电性连接彩膜基板侧公共电极；所述次区存储电容的另一端电性连接阵列基板侧公共电极；所述分压电容的分压作用使得所述次区液晶电容上的电压小于所述主区液晶电容上的电压。进一步地，所述数据线传输的数据信号用于本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)、次区液晶电容(Clc2)及与所述次区液晶电容(Clc2)串联的分压电容(Cs)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接分压电容(Cs)的一端及次区存储电容(Cst2)的一端；所述分压电容(Cs)的另一端电性连接所述次区液晶电容(Clc2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；所述分压电容(Cs)的分压作用使得所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。...

【技术特征摘要】
1.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)、次区液晶电容(Clc2)及与所述次区液晶电容(Clc2)串联的分压电容(Cs)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接分压电容(Cs)的一端及次区存储电容(Cst2)的一端；所述分压电容(Cs)的另一端电性连接所述次区液晶电容(Clc2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；所述分压电容(Cs)的分压作用使得所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。2.如权利要求1所述的像素电路，其特征在于，所述数据线(D(m))传输的数据信号用于向所述像素主区(PM)及所述像素次区(PS)充电；充电完毕后，所述次区液晶电容(Clc2)上的电压与所述主区液晶电容(Clc1)上的电压的比值为：Cs/(Cs+Clc2)；其中，Cs表示分压电容，Clc2表示次区液晶电容。3.如权利要求1所述的像素电路，其特征在于，所述次区薄膜晶体管(T2)的沟道长宽比小于所述主区薄膜晶体管(T1)的沟道长宽比，使得所述次区薄膜晶体管(T2)的充电率小于所述主区薄膜晶体管(T1)的充电率。4.一种像素电路，其特征在于，仅采用两个薄膜晶体管，包括像素主区(PM)及像素次区(PS)；所述像素主区(PM)内设有主区薄膜晶体管(T1)、主区存储电容(Cst1)及主区液晶电容(Clc1)；所述主区薄膜晶体管(T1)的栅极电性连接扫描线(G(n))，源极电性连接数据线(D(m))，漏极电性连接主区存储电容(Cst1)的一端及主区液晶电容(Clc1)的一端；所述主区存储电容(Cst1)的另一端电性连接阵列基板侧公共电极(Acom)；所述主区液晶电容(Clc1)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述像素次区(PS)内设有一个次区薄膜晶体管(T2)、次区存储电容(Cst2)及次区液晶电容(Clc2)；所述次区薄膜晶体管(T2)的栅极电性连接扫描线G(n)，源极电性连接数据线D(m)，漏极电性连接次区液晶电容(Clc2)的一端及次区存储电容(Cst2)的一端；所述次区液晶电容(Clc2)的另一端电性连接彩膜基板侧公共电极(CFcom)；所述次区存储电容(Cst2)的另一端电性连接阵列基板侧公共电极(Acom)；所述次区薄膜晶体管(T2)的沟道长宽比小于所述主区薄膜晶体管(T1)的沟道长宽比，使得所述次区薄膜晶体管(T2)的充电率小于所述主区薄膜晶体管(T1)的充电率，从而所述次区液晶电容(Clc2)上的电压小于所述主区液晶电容(Clc1)上的电压。5.如权利要求4所述的像素电路，其特征在于，所述次区薄膜晶体管(T2)的充电率是所述主区薄膜晶体管(T1)的充电率的70％～80％。6.一种液晶显示面板，其特征...

【专利技术属性】
技术研发人员：王金杰，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44