数字TR组件接收板卡同步测试系统技术方案

本发明专利技术公开了数字TR组件接收板卡同步测试系统，包括PC端、FPGA开发板、转接板、接收板卡、功分器和信号源，所述接收板卡设有若干个，所有接收板卡均连接在功分器的输出端，且所有接收板卡均与转接板连接，转接板与FPGA开发板连接，使接收板卡与FPGA开发板信号对接，FPGA开发板还与PC端连接，信号源分别与接收板卡、转接板和功分器的输入端对接。其应用时，可以同时对多个数字TR组件接收板卡进行自动同步测试，提升测试效率和准确度。

【技术实现步骤摘要】
数字TR组件接收板卡同步测试系统
本专利技术涉及TR组件测试
，具体涉及数字TR组件接收板卡同步测试系统。
技术介绍
在现代雷达技术中，相控阵雷达占有十分重要的地位，其中TR组件是整个雷达关键部件之一。常规相控阵雷达发射波束的形成是通过移相和幅度加权来实现的，而这一工作往往是在射频频段，由阵面上各TR组件中的移相器和衰减器来完成的。由于射频移相器的位数不能做得很高，因此波束越度就相对比较大，要减低波束越度，就必须提高移相器的位数，这用模拟系统来实现时很困难的。随着数字技术的飞速发展，以往数字系统的复杂性和高成本也大大降低，可靠性不断提高，使得以前必须用模拟器件实现的系统被数字系统所替代，另外数字系统还具有可重复性、可控性和便于集成等优点，因此将数字系统用于雷达中日趋流行。基于此，设想将射频的移相和幅度加权改为低频段由数字电路来实现，另外采用DBF(DigitalBeamForm)接收技术，这就引入收发均为数字式的数字TR组件概念，即其控制和数据的输入输出都是数列式的。数字TR组件分为发送板卡(T板)和接收板卡(R板)，其典型应用如说明书图2所示，分别用于数据的发送和接收，目前对于数字TR组件的测试大都还是手动进行的，并没有形成体系较为完善的自动测试系统，其需要占用大量人力，且测试效率较低，容易出现错误。
技术实现思路
本专利技术针对现有技术存在的不足，提供数字TR组件接收板卡同步测试系统，其应用时，可以同时对多个数字TR组件接收板卡进行自动同步测试，提升测试效率和准确度。本专利技术通过以下技术方案实现：数字TR组件接收板卡同步测试系统，包括PC端、FPGA开发板、转接板、接收板卡、功分器和信号源，所述接收板卡设有若干个，所有接收板卡均连接在功分器的输出端，且所有接收板卡均与转接板连接，转接板与FPGA开发板连接，使接收板卡与FPGA开发板信号对接，FPGA开发板还与PC端连接，信号源分别与接收板卡、转接板和功分器的输入端对接，其中：信号源为接收板卡提供480MHz的采样时钟，为转接板提供1.92GHz的参考时钟，采样时钟和参考时钟同源，同时信号源通过功分器向各接收板卡提供280MHz～470MHz的中频输入信号；转接板一方面用于接收板卡与FPGA开发板的信号转接，另一方面为FPGA开发板提供240MHz的参考时钟，并为接收板卡提供1.875MHz同步时钟；FPGA开发板与发送板卡实现基于204B协议的高速数据交换；PC端用于对FPGA开发板进行芯片配置，并接从接收板卡处传输至的测试信号。优选地，所述FPGA开发板采用VC707型开发板。优选地，所述转接板为FMC-DBF转接板。优选地，所述接收板卡设有KJ30J接口，FPGA开发板设有FMC接口，转接板分别与FPGA开发板的FMC接口和发送板卡的KJ30J接口对接。优选地，所述接收板卡内设有四个模数转换器。本专利技术具有如下的优点和有益效果：1、本专利技术数字TR组件接收板卡同步测试系统，可以对数字TR组件接收板卡进行自动同步参数测量。2、本专利技术数字TR组件接收板卡同步测试系统，可以有效提高数字TR组件接收板卡的测试效率和准确度。3、本专利技术数字TR组件接收板卡同步测试系统，使用方便，可省去人工测试环节。附图说明此处所说明的附图用来提供对本专利技术实施例的进一步理解，构成本申请的一部分，并不构成对本专利技术实施例的限定。在附图中：图1为本专利技术的结构示意图；图2为现有数字TR组件的发送板卡和接收板卡的典型应用示意图；图3为实施例中接收板卡的数据流程图；图4为实施例中接收板卡的内部功能框图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。实施例如图1所示，数字TR组件接收板卡同步测试系统，包括PC端、FPGA开发板、转接板、接收板卡、功分器和信号源，所述接收板卡设有若干个，所有接收板卡均连接在功分器的输出端，且所有接收板卡均与转接板连接，转接板与FPGA开发板连接，使接收板卡与FPGA开发板信号对接，FPGA开发板还与PC端连接，信号源分别与接收板卡、转接板和功分器的输入端对接，其中：信号源为接收板卡提供480MHz的采样时钟，为转接板提供1.92GHz的参考时钟，采样时钟和参考时钟同源，同时信号源通过功分器向各接收板卡提供280MHz～470MHz的中频输入信号；转接板一方面用于接收板卡与FPGA开发板的信号转接，另一方面为FPGA开发板提供240MHz的参考时钟，并为接收板卡提供1.875MHz同步时钟；FPGA开发板与发送板卡实现基于204B协议的高速数据交换；PC端用于对FPGA开发板进行芯片配置，并接从接收板卡处传输至的测试信号。具体实施时，通过PC端对FPGA开发板进行芯片配置使其与各接收板卡进行数据交互，并对接收板卡进行同步驱动控制，接收板卡同时接收信号源通过功分器输入的280MHz～470MHz中频信号，开始进行测试，PC端通过FPGA开发板接收各接收板卡的测试数据，并将测试数据与信号源提供原始信号数据进行对比，确定经接收板卡接收后的信号频率、功率、以及相位变化情况，进而完成对接收板卡的同步自动化测试。如图3所示，接收板卡的数据主要经过以下三个步骤：一、双通道GM4680接收模拟信号后，每通道分别经NCO输出I、Q两路数据，NCO频率105MHz(采样率480MHz)；二、数据经过2倍抽取和低通滤波(采样率240MHz)；三、数据通过JESD204BTX发送至外部FPGA，JESD204B采用4个lane，速率为9.6Gbps，Serdes0±与Serdes1±传输通道A的IQ数据，Serdes2±与Serdes3±传输通道B的IQ数据。接收板卡内部功能如图4所示，接收板卡的主要功能是将接收到的8路模拟信号进行采样后生成数字信号供下级系统处理。该板卡采用GM4680作为AD芯片，采样时钟为480MHz，数据率为240MSPS。接收板卡的主要特征包括：(1)输入特性：a、中频输入频率：280MHz～470MHz；b、中频输入功率：-60dBm～5dBm(输出特性指标在0dBm条件下测试)；(2)输出特性：a、输出信号：14bitIQ零中频带通采样串行数据流；b、输出功率：-7±1dBm；c、幅相变化：≤1°/dB；d、杂散抑制：≥60dBc(带宽645MHz±15MHz内)e、功率稳定性：≤±0.2dB/24h；f、相位稳定性：≤±1°/24h；g、各板相同通道相位一致性：≤±5°h、三阶互调：输入频率间隔5MHz，总功率低于频率功率7dB的两载波时，三阶互调≤-29dBci、集成温度检测、电压检测和故障报错功能。以上所述的具体实施方式，对本专利技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本专利技术的具体实施方式而已，并不用于限定本专利技术的保护范围，凡在本专利技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.数字TR组件接收板卡同步测试系统，其特征在于，包括PC端、FPGA开发板、转接板、接收板卡、功分器和信号源，所述接收板卡设有若干个，所有接收板卡均连接在功分器的输出端，且所有接收板卡均与转接板连接，转接板与FPGA开发板连接，使接收板卡与FPGA开发板信号对接，FPGA开发板还与PC端连接，信号源分别与接收板卡、转接板和功分器的输入端对接，其中：信号源为接收板卡提供480MHz的采样时钟，为转接板提供1.92GHz的参考时钟，采样时钟和参考时钟同源，同时信号源通过功分器向各接收板卡提供280MHz～470MHz的中频输入信号；转接板一方面用于接收板卡与FPGA开发板的信号转接，另一方面为FPGA开发板提供240MHz的参考时钟，并为接收板卡提供1.875MHz同步时钟；FPGA开发板与发送板卡实现基于204B协议的高速数据交换；PC端用于对FPGA开发板进行芯片配置，并接从接收板卡处传输至的测试信号。

【技术特征摘要】
1.数字TR组件接收板卡同步测试系统，其特征在于，包括PC端、FPGA开发板、转接板、接收板卡、功分器和信号源，所述接收板卡设有若干个，所有接收板卡均连接在功分器的输出端，且所有接收板卡均与转接板连接，转接板与FPGA开发板连接，使接收板卡与FPGA开发板信号对接，FPGA开发板还与PC端连接，信号源分别与接收板卡、转接板和功分器的输入端对接，其中：信号源为接收板卡提供480MHz的采样时钟，为转接板提供1.92GHz的参考时钟，采样时钟和参考时钟同源，同时信号源通过功分器向各接收板卡提供280MHz～470MHz的中频输入信号；转接板一方面用于接收板卡与FPGA开发板的信号转接，另一方面为FPGA开发板提供240MHz的参考时钟，并为接收板卡提供1.875MHz...

【专利技术属性】
技术研发人员：阳安源，
申请(专利权)人：四川莱源科技有限公司，
类型：发明
国别省市：四川,51