3D管道形成方法技术

本发明专利技术提供了一种3D管道形成方法，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。通过形成第一空腔和第二空腔，所述第二凹槽与所述第二空腔连通，进而所述第二凹槽通过第二空腔与第一空腔连通。最后使得相邻两金属层中的金属管道连通，形成3D金属管道，从而增加了管道总长度，能够实现更多的功能。

【技术实现步骤摘要】
3D管道形成方法
本专利技术涉及半导体制造领域，尤其是涉及一种3D管道形成方法。
技术介绍
在半导体制造产业中，集成电路工艺流程的下一步是在晶体管以及其它钛硅化无接触之间布置金属连接线，一般采用局部互连的方法，形成局部互连的步骤与形成浅沟槽隔离的步骤一样复杂，工艺首先要求淀积一层介质薄膜，接下来是化学机械抛光、刻印、刻蚀和金属沉淀，最后以金属层抛光结束，这步工艺的结果最后在硅片的表面得到一种类似精制的镶嵌首饰或艺术品的图案，这些图案一般为金属互连结构如通孔；一般情况，在通孔中淀积金属膜将会使通孔密封形成CMOS电路局部互连的插塞结构，也可用于形成MEMS器件中的管道结构。然而这样形成的金属管道结构为二维结构，二维平面限制了所能设计的管道总长度，从而限制了MEMS器件的设计及功能。
技术实现思路
本专利技术的目的在于提供一种3D管道形成方法，以解决现有技术局部互连的金属管道为二维金属管道而导致的限制了管道总长度的局限。为了达到上述目的，本专利技术提供了一种3D管道形成方法，包括以下步骤：在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。可选的，所述第一凹槽或第二凹槽的深宽比小于等于2.5。可选的，在所述第一介质层中制作第一凹槽或所述第二介质层中制作所述第二凹槽的同时，还在所述第一介质层或第二介质层中制作辅助凹槽。可选的，所述辅助凹槽的深宽比大于等于3。可选的，所述第一金属层的厚度小于所述第一凹槽及所述第二凹槽的宽度的一半且大于等于所述辅助凹槽宽度的一半。可选的，在刻蚀所述第二金属层形成金属互连线的同时刻蚀所述第一空腔顶部的所述第二金属层。可选的，所述第二空腔底部与所述第一空腔顶部连通。可选的，所述第二空腔的深宽比小于等于2.5。可选的，在所述第二金属层上形成第二介质层时，所述第二介质层填充所述第二空腔的一部分。可选的，在制作所述第二凹槽时，刻蚀掉所述第二空腔中的所述第二介质层。可选的，所述第二凹槽在所述第二空腔底部偏上位置与所述第二空腔连通。可选的，所述第二凹槽通过所述第二空腔与所述第一空腔连通。可选的，在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通之后，还包括：在所述第二凹槽的侧壁和所述第二空腔的侧壁形成第一金属层，获得第三空腔，所述第三空腔与所述第一空腔连通。综上所述，在本专利技术提供的3D管道形成方法中，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。本专利技术所提供的方法通过形成第一空腔，在刻蚀金属互连线的同时刻蚀所述第一空腔顶部的第二金属层，形成第二空腔，然后在第一凹槽对应位置形成第二凹槽，所述第二凹槽与所述第二空腔连通，进而使所述第二凹槽通过第二空腔与第一空腔连通，最后使得相邻两金属层中的金属管道连通，形成3D金属管道，从而增加了管道总长度，实现更多的功能。附图说明图1为本专利技术实施例提供的3D管道形成方法的流程示意图；图2为本专利技术实施例提供的相邻两层金属管道连通时形成三维金属管道结构示意图；图3为本专利技术实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽的俯视图；图4为本专利技术实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽在AA’方向的剖视图；图5为本专利技术实施例提供的步骤S1中第一介质层中第一空腔和插塞的俯视图；图6为本专利技术实施例提供的步骤S1中第一介质层中第一空腔和插塞在AA’方向的剖视图；图7为本专利技术实施例提供的步骤S2中第二金属层密封第一空腔的剖视图；图8为本专利技术实施例提供的步骤S3中形成的第二空腔的剖视图；图9为本专利技术实施例提供第二介质填充第二空腔的的剖视图；图10为本专利技术实施例提供的在第二介质层上形成的第二凹槽和辅助凹槽的剖视图；图11为本专利技术实施例提供的形成的第三空腔的剖视图；其中，1-第一金属管道，11-第一凹槽，12-辅助凹槽，13-第一介质层，14-第一空腔，15-第一金属层，16-插塞，17-第二金属层，18-第二空腔，2-第二金属管道，21-第二介质层，22-第二凹槽，23-第三空腔，24-第三金属层，3-连接处。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。正如
技术介绍
中所述的，在利用COMS工艺制作半导体器件的时候，由于相邻层间介质层由金属层隔开是不相连通的，由此现有的局部互连的金属管道为二维的金属管道，二维平面限制了所能设计的管道总长度，如果能实现3D管道连接，则可以大大增加管道总长度，以实现更多的功能。因此，在制造半导体器件时，为了解决上述问题，本专利技术提供了一种3D管道形成方法。参阅图1，其为本专利技术实施例提供的3D管道形成方法的流程示意图，如图1所示，所述3D管道形成方法包括以下步骤：步骤S1：在第一介质层中制作第一凹槽；步骤S2：在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；步骤S3：在所述第一介质层上形成第二金属层，覆盖所述第一空腔；步骤S4：刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；步骤S5：在所述第二金属层上形成第二介质层；以及步骤S6：在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。具体的，参阅图2，为本专利技术实施例提供的相邻两层金属管道连通时形成三维金属管道结构示意图，其中，第一金属管道1和第二金属管道2各位于相邻两层第二金属层中。具体的，在形成第一层第二金属层之前，先形成所述第一介质层，进行步骤S1和步骤S2。进一步的，参阅图3至图6，为本专利技术实施例提供的步骤S1中第一介质层中第一凹槽和辅助凹槽的俯视图和剖视图以及第一介质层中第一空腔和插塞的俯视图和剖视图。具体的，在步骤S1中，所述第一介质层13为金属局部互连介质层，具体的可为氧化层。参阅图3和图4，在一个实施例中，在所述金属局部互连介质层上制作第一凹槽11，所述第一凹槽11的深宽比小于等于2.5。具体的，所述第一凹槽11优选为长条形的沟槽；进一步的，通过限制所述第一凹槽12的深宽比来达到第一凹槽12所需标准，优选的，所述第一凹槽深宽比可以在1.5-2.5之间。更进一步的，在所述第一介质层13中制作所述第一凹槽11的同时，还在所述第一介质层13中制作辅助凹槽12，所述辅助凹槽12的深宽比大于等于3。所述辅助凹槽12定义了CMOS电路局部互连的插塞结构。可选的，所述辅助凹槽12为圆孔槽或方孔槽。优选的，所述辅助凹槽12的深宽比可以在3.5-4.5之间。接着，参阅图5和图6，在步骤S2中，在所述第一凹槽11和所述辅助凹槽12中填充第一金属层。进一步，所述第一凹槽本文档来自技高网...

【技术保护点】
1.一种3D管道形成方法，其特征在于，包括，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。

【技术特征摘要】
1.一种3D管道形成方法，其特征在于，包括，在第一介质层中制作第一凹槽；在所述第一凹槽的底壁和侧壁上形成第一金属层，获得第一空腔；在所述第一介质层上形成第二金属层，覆盖所述第一空腔；刻蚀所述第一空腔顶部的所述第二金属层，形成第二空腔并露出所述第一空腔；在所述第二金属层上形成第二介质层；以及在所述第二介质层中制作第二凹槽，所述第二凹槽与所述第二空腔连通。2.如权利要求1所述的3D管道形成方法，其特征在于，所述第一凹槽或第二凹槽的深宽比小于等于2.5。3.如权利要求1所述的3D管道形成方法，其特征在于，在所述第一介质层中制作第一凹槽或所述第二介质层中制作所述第二凹槽的同时，还在所述第一介质层或第二介质层中制作辅助凹槽。4.如权利要求3所述的3D管道形成方法，其特征在于，所述辅助凹槽的深宽比大于等于3。5.如权利要求4所述的3D管道形成方法，其特征在于，所述第一金属层的厚度小于所述第一凹槽及所述第二凹槽的宽度的一半且大于等于所述辅助凹槽宽度的一半。6.如权利要求1所述的3D管道形成方法，其特征在于，在刻蚀所述第二金属层形成...

【专利技术属性】
技术研发人员：黎坡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31