能够加速重置的逐次逼近寄存器式模拟至数字转换器制造技术

一种能够加速重置的逐次逼近寄存器式模拟至数字转换器，包含：一取样电路依据至少一输入信号产生至少一输出信号；一比较器依据该至少一输出信号与一重置信号产生至少一比较器输出信号；一控制电路依据该至少一比较器输出信号或其均等来控制该取样电路之操作，并产生该重置信号；一第一重置线路输出该重置信号给该比较器，该比较器之一第一电路于该重置信号之值为一第一值时进行重置；以及一第二重置线路输出该重置信号给该比较器，该比较器之一第二电路于该重置信号之值为该第一值时进行重置，该第一与第二电路是同步地进行重置。

【技术实现步骤摘要】
能够加速重置的逐次逼近寄存器式模拟至数字转换器
专利技术是关于模拟至数字转换器，尤其是关于能够加速重置的模拟至数字转换器。
技术介绍
一模拟至数字转换器(ADC)，例如一逐次逼近寄存器式模拟至数字转换器，在完成一次比较操作以决定一个位的值后，该ADC的比较器需要重置，才能进行下一次的比较操作，目前技术是该ADC发送一重置信号至该比较器的一前级电路，以依序重置该前级电路以及位于该前级电路之后的一或多个后级电路，然而，随着技术的发展，电路运作的速度需要进一步地被提升，在此考虑下，上述依序重置的方式便显得过于耗时，需要被改善。
技术实现思路
本专利技术之一目的在于提供一种能够加速重置的模拟至数字转换器，以改善先前技术。本专利技术揭露了一种能够加速重置的逐次逼近寄存器式模拟至数字转换器，该转换器之一实施例包含一取样电路、一比较器、一控制电路、一第一重置线路以及一第二重置线路。该取样电路用来依据至少一输入信号产生至少一输出信号。该比较器包含一比较电路与一稳态电路，该比较电路用来依据该至少一输出信号产生至少一比较信号，该稳态电路用来依据该至少一比较信号以及一重置信号产生至少一比较器输出信号。该控制电路用来控制该取样电路之操作以及该比较器之操作，并包含一判断电路，该判断电路用来依据该至少一比较器输出信号产生一判断信号，其中该重置信号是该判断信号或其衍生信号。该第一重置线路用来输出该重置信号给该比较电路，从而该比较电路于该重置信号之值为一第一值时进行重置，并于该重置信号之值为一第二值时用于比较操作。该第二重置线路用来连接该控制电路与该稳态电路，从而该稳态电路于该重置信号之值为该第一值时进行重置，并于该重置信号之值为该第二值时用于比较操作。前述逐次逼近寄存器式模拟至数字转换器之另一实施例包含一取样电路、一比较器、一控制电路、一第一重置线路以及一第二重置线路。该取样电路用来依据至少一输入信号产生至少一输出信号。该比较器用来依据该至少一输出信号与一重置信号产生至少一比较器输出信号。该控制电路用来依据该至少一比较器输出信号或其均等来控制该取样电路之操作，并用来产生该重置信号。该第一重置线路用来输出该重置信号给该比较器，从而该比较器之一第一电路于该重置信号之值为一第一值时进行重置，并于该重置信号之值为一第二值时用于比较操作。该第二重置线路用来输出该重置信号给该比较器，从而该比较器之一第二电路于该重置信号之值为该第一值时进行重置，并于该重置信号之值为该第二值时用于比较操作。上述第一电路与第二电路是同步地进行重置。有关本专利技术的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。附图说明图1显示本专利技术之SARADC的一实施例；图2显示图1之比较器的一实施例；图3显示图2之比较电路的一实施例；图4显示图2之稳态电路的一实施例；图5显示图1之控制电路的一实施例；图6显示图1之控制电路的另一实施例；以及图7显示本专利技术之SARADC的另一实施例。符号说明100SARADC(逐次逼近寄存器式模拟至数字转换器)110取样电路120比较器130控制电路140第一重置线路150第二重置线路210比较电路220稳态电路Vip取样信号Vin取样信号Comp1第一比较信号Comp2第二比较信号310预放大电路320闩锁电路Vip_amp第一预放大信号Vin_amp第二预放大信号410L1(第一逻辑闸电路)420L2(第二逻辑闸电路)510判断电路610L3(逻辑闸电路)710比较结果输出电路720数字电路EN操作致能信号具体实施方式本专利技术揭露了一种模拟至数字转换器(analog-to-digitalconverter；ADC)，能够加速一重置操作，于一电路仿真中，本专利技术相较于先前技术可加速ADC整体电路的操作达20％。在实施为可能的前提下，本专利技术之ADC可体现于一逐次逼近寄存器式ADC(successiveapproximationregisterADC；SARADC)。同样地在实施为可能的前提下，本专利技术之ADC可以是用于差动信号之处理的ADC，也可用于单端信号之处理的ADC。于以下实施例中以SARADC作说明，并用于差动信号之处理。图1显示本专利技术之SARADC的一实施例。如图1所示，SARADC100包含一取样电路110、一比较器120、一控制电路130、一第一重置线路140以及一第二重置线路150。取样电路110用来依据至少一输入信号产生至少一输出信号，取样电路110之一实施例包含至少一电容数组以及控制该至少一电容数组之取样及输出的复数个开关，由于取样电路110可为习知电路或自行开发的电路，本领域具有通常知识者可由公开文献(例如：Chun-ChengLiu,Soon-JyhChang,Guan-YingHuang,andYing-ZuLin,“A10-bit50-MSsSARADCWithaMonotonicCapacitorSwitchingProcedure”,IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.45,NO.4,APRIL2010；后称文献一)来得知取样电路110之实施与运作，取样电路110之细节在此予以省略。比较器120依据该至少一输出信号与一重置信号产生至少一比较器输出信号，比较器120之细节将说明于后。控制电路130依据该至少一比较器输出信号或其均等来产生至少一控制信号，以控制取样电路110之操作，控制电路130还依据该至少一比较器输出信号产生该重置信号以控制比较器120之操作，控制电路130之细节将说明于后。第一重置线路140用来输出该重置信号给比较器120，从而比较器120之一第一电路(例如图2之比较电路210或图3之预放大电路310)于该重置信号之值为一第一值时进行重置，并于该重置信号之值为一第二值时用于比较操作。第二重置线路150用来输出该重置信号给比较器120，从而比较器120之一第二电路(例如图2之稳态电路220)于该重置信号之值为该第一值时进行重置，并于该重置信号之值为该第二值时用于比较操作。图1之实施例中，比较器120之第一与第二电路是同步地进行重置，以达到加速重置的效果；然而，只要能达到加速重置的效果，该第一与第二电路也可以异步地进行重置。值得注意的是，一或多个重置线路可被加入本实施例中，以进一步加速SARADC100之其它电路(例如比较器120之一第三电路(例如图3之闩锁电路320))的重置。另值得注意的是，每当比较器120完成一单一位比较操作时(亦即完成一次比较操作以决定一个位的值时)，控制电路130令该重置信号之值由一第二值变成该第一值，以重置比较器120及其后级电路中需要被重置的电路；每当比较器120与其后级电路中需要被重置的电路分别完成重置时，控制电路130令该重置信号之值由该第一值变成该第二值，以让取样电路110做下一次的输出，并让比较器120做下一次的比较。图2显示图1之比较器120之一实施例。如图2所示，比较器120包含一比较电路210与一稳态电路(stabilitycircuit)220。比较电路210用来依据该至少一输出信号产生至少一比较信号，举例而言，该至少一输出信号是一差动信号的二取样信号Vip、Vin，比较电路210藉由比较该二信号Vip、Vin，产生该至少一本文档来自技高网...

【技术保护点】
1.一种能够加速重置的逐次逼近寄存器式模拟至数字转换器(SARADC)，包含：一取样电路，用来依据至少一输入信号产生至少一输出信号；一比较器，包含：一比较电路，用来依据该至少一输出信号产生至少一比较信号；以及一稳态电路，用来依据该至少一比较信号以及一重置信号产生至少一比较器输出信号；一控制电路，用来控制该取样电路的操作以及该比较器的操作，该控制电路包含：一判断电路，用来依据该至少一比较器输出信号产生一判断信号，其中该重置信号是该判断信号或该判断信号的衍生信号；一第一重置线路，用来输出该重置信号给该比较电路，从而该比较电路于该重置信号的值为一第一值时进行重置；以及一第二重置线路，用来输出该重置信号给该稳态电路，从而该稳态电路于该重置信号的值为该第一值时进行重置。

【技术特征摘要】
1.一种能够加速重置的逐次逼近寄存器式模拟至数字转换器(SARADC)，包含：一取样电路，用来依据至少一输入信号产生至少一输出信号；一比较器，包含：一比较电路，用来依据该至少一输出信号产生至少一比较信号；以及一稳态电路，用来依据该至少一比较信号以及一重置信号产生至少一比较器输出信号；一控制电路，用来控制该取样电路的操作以及该比较器的操作，该控制电路包含：一判断电路，用来依据该至少一比较器输出信号产生一判断信号，其中该重置信号是该判断信号或该判断信号的衍生信号；一第一重置线路，用来输出该重置信号给该比较电路，从而该比较电路于该重置信号的值为一第一值时进行重置；以及一第二重置线路，用来输出该重置信号给该稳态电路，从而该稳态电路于该重置信号的值为该第一值时进行重置。2.根据权利要求1所述的逐次逼近寄存器式模拟至数字转换器，进一步包含一比较结果输出电路，用来依据该至少一比较信号或该至少一比较器输出信号，输出至少一比较结果信号，其中该控制电路进一步包含一数字电路，该数字电路用来依据该判断信号以及该至少一比较结果信号产生至少一控制信号，其中该至少一控制信号用来控制该取样电路的操作。3.根据权利要求1所述的逐次逼近寄存器式模拟至数字转换器，其中该比较电路包含：一预放大电路，用来依据该至少一输出信号产生至少一预放大信号；以及一闩锁电路，用来依据该至少一预放大信号产生该至少一比较信号。4.根据权利要求3所述的逐次逼近寄存器式模拟至数字转换器，其中该第一重置线路连接该控制电路与该预放大电路，从而该预放大电路与该闩锁电路于该重置信号的值为该第一值时依序进行重置。5.根据权利要求1所述的逐次逼近寄存器式模拟至数字转换...

【专利技术属性】
技术研发人员：陈昀泽，刘凯尹，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71