用于形成不同晶体管的源极/漏极区的注入制造技术

一种方法包括形成第一晶体管，形成第一晶体管包括形成第一栅极堆叠件，在第一栅极堆叠件的侧部上外延生长第一源极/漏极区，并且实施第一注入以注入第一源极/漏极区。该方法还包括形成第二晶体管，形成第二晶体管包括形成第二栅极堆叠件，在第二栅极堆叠件的侧壁上形成第二栅极间隔件，在第二栅极堆叠件的侧部上外延生长第二源极/漏极区，以及实施第二注入以注入第二源极/漏极区。形成层间电介质以覆盖第一源极/漏极区和第二源极/漏极区。在形成层间电介质之前实施第一注入，并且在形成层间电介质之后实施第二注入。本发明专利技术实施例涉及用于形成不同晶体管的源极/漏极区的注入。

【技术实现步骤摘要】
用于形成不同晶体管的源极/漏极区的注入
本专利技术实施例涉及用于形成不同晶体管的源极/漏极区的注入。
技术介绍
IC材料和设计中的技术进步产生了一代又一代IC，其中，每一代IC都具有比前一代IC更小且更复杂的电路。在IC发展过程中，功能密度(即，单位芯片面积上互连器件的数量)通常在增加，而几何尺寸(即，可使用制造工艺创建的最小组件(或线))却已减小。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。这种按比例缩小工艺还增加了处理和制造IC的复杂性并且为了实现这些进步，需要IC处理和制造中的类似发展。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管以代替平面晶体管。尽管制造FinFET器件的现有FinFET器件和方法已通常满足它们的期望目的，但是随着电路的不断增加的按比例缩小出现了更多的问题。例如，随着集成电路的不断增加的按比例缩小，用于不同电路的FinFET(诸如核心(逻辑)电路、静态随机存取存储器(SRAM)电路和输入-输出器件)可能会面临先前没有观察到的不同的问题。
技术实现思路
根据本专利技术的一些实施例，提供了一种形成半导体器件的方法，包括：在第一突出鳍的第一部分的侧壁和顶面上形成第一栅极堆叠件；在第二突出鳍的第一部分的侧壁和顶面上形成第二栅极堆叠件；蚀刻所述第一突出鳍的第二部分和所述第二突出鳍的第二部分以分别形成第一凹槽和第二凹槽；分别在所述第一凹槽和所述第二凹槽中外延生长第一源极/漏极区和第二源极/漏极区；对所述第一源极/漏极区实施第一注入而不对所述第二源极/漏极区实施注入；在所述第一注入之后，形成层间电介质(ILD)以覆盖所述第一源极/漏极区和所述第二源极/漏极区；在所述层间电介质中形成第一接触开口和第二接触开口以露出所述第一源极/漏极区和所述第二源极/漏极区；以及对所述第二源极/漏极区实施第二注入而不对所述第一源极/漏极区实施注入，其中，通过所述第二接触开口实施所述第二注入。根据本专利技术的另一些实施例，还提供了一种形成半导体器件的方法，包括：在半导体区上形成第一栅极堆叠件和第二栅极堆叠件；在所述第一栅极堆叠件的侧壁上形成第一栅极间隔件；在所述第二栅极堆叠件的侧壁上形成第二栅极间隔件；形成第一源极/漏极区和第二源极/漏极区，其中，所述第一源极/漏极区具有与所述第一栅极堆叠件的侧壁垂直对准的内边缘，并且所述第二源极/漏极区具有与所述第二栅极堆叠件的侧壁垂直对准的内边缘；对所述第一源极/漏极区实施第一注入以产生第一注入区，并且所述第一注入区具有与所述第一栅极堆叠件的侧壁垂直对准的内边缘；形成层间电介质(ILD)以覆盖所述第一源极/漏极区和所述第二源极/漏极区；在所述层间电介质中形成第一接触开口和第二接触开口以露出所述第一源极/漏极区和所述第二源极/漏极区；以及对所述第二源极/漏极区实施第二注入以产生第二注入区，其中，所述第二注入区通过所述层间电介质的部分与所述第二栅极间隔件间隔开。根据本专利技术的又一些实施例，还提供了一种形成半导体器件的方法，包括：形成第一晶体管，包括：形成第一栅极堆叠件；在所述第一栅极堆叠件的侧部上外延生长第一源极/漏极区；以及实施第一注入以注入所述第一源极/漏极区；形成第二晶体管，包括：形成第二栅极堆叠件；在所述第二栅极堆叠件的侧部上外延生长第二源极/漏极区；以及实施第二注入以注入所述第二源极/漏极区；以及形成层间电介质以覆盖所述第一源极/漏极区和所述第二源极/漏极区，其中，在形成所述层间电介质之前实施所述第一注入，并且在形成所述层间电介质之后，实施所述第二注入。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1至图15是根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的截面图和透视图。图16示出根据一些实施例的一些电路的布局。图17示出根据一些实施例的形成FinFET的工艺流程。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。根据各个示例性实施例提供了晶体管及其形成方法。根据一些实施例示出了形成晶体管的中间阶段。讨论了一些实施例的一些变化。贯穿各个视图和示例性实施例，相同的参考标号用于指代相同的元件。在所示的示例性实施例中，使用鳍式场效应晶体管(FinFET)的形成作为实例来解释本专利技术的构思。平面晶体管还可以采用本专利技术的构思。图16示出器件区100和200中的电路的示例性布局。在整个说明书中，器件区100是形成长沟道晶体管的区域，并且器件区200是形成短沟道晶体管的区域。应当理解，术语“长沟道”和“短沟道”是相对彼此而言的。长沟道晶体管具有比短沟道晶体管的沟道更长的沟道。根据本专利技术的一些实施例，长沟道器件区100包括静态随机存取存储器(SRAM)单元或输入-输出(IO)电路，并且其中的晶体管是长沟道晶体管。短沟道器件区200可以包括逻辑电路/晶体管(有时称为核心电路/晶体管)，并且其中的晶体管是短沟道晶体管。例如，图16示出器件区100中的SRAM单元102。根据可选实施例，器件区100包括IO晶体管。SRAM单元102包括形成在N阱中的p型晶体管PU1和PU2以及形成在P阱中的n型晶体管PD1、PD2、PG1和PG2。基于有源区(可以是半导体鳍)104A、104B、104C和104D以及栅电极106A、106B、106C和106D形成晶体管PU1、PU2、PD1、PD2、PG1和PG2。晶体管202位于器件区200中，并且基于有源区(其还可以是半导体鳍)204和栅电极206来形成。晶体管202可以是p型晶体管或n型晶体管。根据本专利技术的一些实施例，如图15所示，短沟道器件的沟道长度Lg2小于约30nm，并且长沟道器件的沟道长度Lg1大于约60nm。根据一些实施例，比率Lg1/Lg2可以大于约2.0，并且可以在约2和约10之间的范围内。图1至图15示出根据本专利技术的一些实施例的形成晶体管的中间阶段的截面图和透视图。图1至图15中示出的步骤还在图17中示出的工艺流程300中示意性地示出。形成的晶体管包括位于器件区100中的长沟道晶体管(诸如作为实例的长沟道FinFET)和位于器件区200本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：在第一突出鳍的第一部分的侧壁和顶面上形成第一栅极堆叠件；在第二突出鳍的第一部分的侧壁和顶面上形成第二栅极堆叠件；蚀刻所述第一突出鳍的第二部分和所述第二突出鳍的第二部分以分别形成第一凹槽和第二凹槽；分别在所述第一凹槽和所述第二凹槽中外延生长第一源极/漏极区和第二源极/漏极区；对所述第一源极/漏极区实施第一注入而不对所述第二源极/漏极区实施注入；在所述第一注入之后，形成层间电介质(ILD)以覆盖所述第一源极/漏极区和所述第二源极/漏极区；在所述层间电介质中形成第一接触开口和第二接触开口以露出所述第一源极/漏极区和所述第二源极/漏极区；以及对所述第二源极/漏极区实施第二注入而不对所述第一源极/漏极区实施注入，其中，通过所述第二接触开口实施所述第二注入。

【技术特征摘要】
2017.05.18 US 15/598,8251.一种形成半导体器件的方法，包括：在第一突出鳍的第一部分的侧壁和顶面上形成第一栅极堆叠件；在第二突出鳍的第一部分的侧壁和顶面上形成第二栅极堆叠件；蚀刻所述第一突出鳍的第二部分和所述第二突出鳍的第二部分以分别形成第一凹槽和第二凹槽；分别在所述第一凹槽和所述第二凹槽中外延生长第一源极/漏极区和第二源极/漏极区；对所述第一源极/漏极区实施第一注入而不对所述第二源极/漏极区实施注入；在所述第一注入之后，形成层间电介质(ILD)以覆盖所述第一源极/漏极区和所述第二源极/漏极区；在所述层间电介质中形成第一接触开口和第二接触开口以露出所述第一源极/漏极区和所述第二源极/漏极区；以及对所述第二源极/漏极区实施第二注入而不对所述第一源极/漏极区实施注入，其中，通过所述第二接触开口实施所述第二注入。2.根据权利要求1所述的方法，其中，所述第一源极/漏极区是第一晶体管的部分，并且所述第二源极/漏极区是第二晶体管的部分，并且所述第一晶体管具有比所述第二晶体管更长的沟道。3.根据权利要求1所述的方法，还包括在所述第一栅极堆叠件的侧壁上形成第一栅极间隔件并且在所述第二栅极堆叠件的侧壁上形成第二栅极间隔件，其中，所述第二接触开口通过所述层间电介质的部分与所述第二栅极间隔件隔开。4.根据权利要求1所述的方法，其中，所述第一晶体管是静态随机存取存储器(SRAM)单元或输入-输出电路中的晶体管，并且所述第二晶体管是核心电路。5.根据权利要求1所述的方法，其中，所述第一注入和所述第二注入引入相同的导电类型的杂质。6.根据权利要求1所述的方法，其中，垂直地实施所述第一注入和所述第二注入。7.根据权利要求1所述...

【专利技术属性】
技术研发人员：于殿圣，廖忠志，崔壬汾，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71