一种沟槽型MOS器件及其制造方法技术

本发明专利技术提供一种沟槽型MOS器件及其制造方法，其中，所述沟槽型MOS器件至少包括：第一导电类型重掺杂衬底及其上的第一导电类型轻掺杂外延层；间隔形成于所述第一导电类型轻掺杂外延层上部的多个第一导电类型源区及多个沟槽；形成于所述沟槽内的栅氧化层和多晶硅栅；形成于所述第一导电类型轻掺杂外延层上部的第二导电类型轻掺杂体区；形成于所述第二导电类型轻掺杂体区上的元胞区接触孔及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块；形成于位于所述元胞区的相邻两个第一导电类型源区之间的第二导电类型重掺杂体接触区；形成于所述元胞区接触孔内的金属源极。本发明专利技术在保证器件稳定性的同时，提升了器件密度、降低了导通电阻。

【技术实现步骤摘要】
一种沟槽型MOS器件及其制造方法
本专利技术涉及半导体制造
，特别是涉及一种沟槽型MOS器件及其制造方法。
技术介绍
沟槽型MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)器件是如今发展最快的、市场前景非常看好的功率半导体器件之一，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域内有着广泛应用。导通电阻是确定沟槽型MOS器件最大输出功率和通态损耗的重要参数，用Ron表示。随着应用领域要求的不断提高，或不断的追求利润最大化，需要不断的降低单位面积的导通电阻，进而在同样面积的硅片上制造出更多同等性能的产品。导通电阻主要由器件结构、元胞图形、元胞密度和芯片面积等因素决定。其中，决定导通电阻的最重要因素(占全部因素30％～50％左右)在于单位面积的元胞区沟槽数量(即元胞密度)，通过缩小元胞区沟槽间的距离，可以增大器件密度，密度越高导通电阻越低。但是，对于传统沟槽型MOS器件来说，受限于其器件结构和制造工艺，若是直接缩小元胞区沟槽间的距离，会造成严重的后果。具体地说，传统沟槽型MOS器件的结构如图1所示，该结构首先在位于衬底1的N型外延层2上通过刻蚀技术形成沟槽，然后热氧化生长栅氧化层21，再沉积多晶硅，并通过干法刻蚀在沟槽内形成多晶硅栅22，再注入P型离子、扩散形成体区23，接着在相邻两个沟槽之间注入N型离子形成源区24，再沉积氧化层3、刻蚀接触孔、注入P型离子在接触孔底部周围形成体接触区25，最后沉积金属层4形成栅极和源极。其中，元胞区接触孔需要依次经过氧化层3、源区24并终止于相邻两个沟槽之间的体接触区25内。从图1中不难发现，如果缩小元胞区沟槽间的距离，就会直接减小元胞区接触孔到元胞区沟槽的距离，不仅增加了工艺难度，还导致了元胞区接触孔对元胞区沟槽造成影响(例如应力影响等)，从而增加了器件的不稳定性，达到一定程度后甚至完全无法制造(例如元胞区沟槽的距离<0.8μm时)。因此，如何改进沟槽型MOS器件的结构及制造工艺，以提升器件密度、降低导通电阻，是亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种沟槽型MOS器件及其制造方法，用于解决现有技术中沟槽型MOS器件受限于其器件结构和制造工艺，无法提升器件密度、降低导通电阻的问题。为实现上述目的及其他相关目的，本专利技术提供一种沟槽型MOS器件，其中，所述沟槽型MOS器件至少包括：第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；形成于所述第一导电类型重掺杂衬底上的第一导电类型轻掺杂外延层；间隔形成于所述第一导电类型轻掺杂外延层上部的多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；形成于所述沟槽的侧壁和底部表面的栅氧化层；形成于所述沟槽内的多晶硅栅；形成于所述第一导电类型轻掺杂外延层上部的第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；形成于所述第二导电类型轻掺杂体区上的一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；形成于位于所述元胞区的相邻两个第一导电类型源区之间的第二导电类型重掺杂体接触区；形成于所述元胞区接触孔内的金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。优选地，所述沟槽型MOS器件还包括：形成于所述第二导电类型轻掺杂体区上的位于所述终端区的绝缘介质层，其中，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；形成于被所述终端区接触孔暴露的部分多晶硅栅内的第二导电类型重掺杂栅接触区；形成于所述绝缘介质层上的金属栅极，其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔。优选地，所述终端区沟槽的深度大于所述元胞区沟槽的深度。优选地，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。为实现上述目的及其他相关目的，本专利技术提供一种沟槽型MOS器件的制造方法，其中，所述沟槽型MOS器件的制造方法至少包括如下步骤：提供一第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；于所述第一导电类型重掺杂衬底上形成第一导电类型轻掺杂外延层；于所述第一导电类型轻掺杂外延层的上部间隔形成多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；于所述沟槽的侧壁和底部表面形成栅氧化层；于所述沟槽内形成多晶硅栅；于所述第一导电类型轻掺杂外延层的上部形成第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区；于所述元胞区接触孔内形成金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。优选地，所述沟槽型MOS器件的制造方法还包括如下步骤：在于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块的同时，于所述第二导电类型轻掺杂体区上形成位于所述终端区的绝缘介质层，其中，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；在于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区的同时，于被所述终端区接触孔暴露的部分多晶硅栅内形成第二导电类型重掺杂栅接触区；在于所述元胞区接触孔内形成金属源极的同时，于所述绝缘介质层上形成金属栅极，其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔。优选地，于所述第一导电类型轻掺杂外延层的上部间隔形成多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，具体步骤为：于所述第一导电类型轻掺杂外延层上形成具有沟槽图形的第一掩膜层；通过所述第一掩膜层对所述第一导电类型轻掺杂外延层的上部进行第一导电类型离子重掺杂，然后进行离子扩散，以间隔形成多个第一导电类型源区；继续通过所述第一掩膜层对所述第一导本文档来自技高网...

【技术保护点】
1.一种沟槽型MOS器件，其特征在于，所述沟槽型MOS器件至少包括：第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；形成于所述第一导电类型重掺杂衬底上的第一导电类型轻掺杂外延层；间隔形成于所述第一导电类型轻掺杂外延层上部的多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；形成于所述沟槽的侧壁和底部表面的栅氧化层；形成于所述沟槽内的多晶硅栅；形成于所述第一导电类型轻掺杂外延层上部的第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；形成于所述第二导电类型轻掺杂体区上的一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；形成于位于所述元胞区的相邻两个第一导电类型源区之间的第二导电类型重掺杂体接触区；形成于所述元胞区接触孔内的金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。...

【技术特征摘要】
1.一种沟槽型MOS器件，其特征在于，所述沟槽型MOS器件至少包括：第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；形成于所述第一导电类型重掺杂衬底上的第一导电类型轻掺杂外延层；间隔形成于所述第一导电类型轻掺杂外延层上部的多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；形成于所述沟槽的侧壁和底部表面的栅氧化层；形成于所述沟槽内的多晶硅栅；形成于所述第一导电类型轻掺杂外延层上部的第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；形成于所述第二导电类型轻掺杂体区上的一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；形成于位于所述元胞区的相邻两个第一导电类型源区之间的第二导电类型重掺杂体接触区；形成于所述元胞区接触孔内的金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。2.根据权利要求1所述的沟槽型MOS器件，其特征在于，所述沟槽型MOS器件还包括：形成于所述第二导电类型轻掺杂体区上的位于所述终端区的绝缘介质层，其中，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；形成于被所述终端区接触孔暴露的部分多晶硅栅内的第二导电类型重掺杂栅接触区；形成于所述绝缘介质层上的金属栅极，其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔。3.根据权利要求1所述的沟槽型MOS器件，其特征在于，所述终端区沟槽的深度大于所述元胞区沟槽的深度。4.根据权利要求1-3任一项所述的沟槽型MOS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。5.一种沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件的制造方法至少包括如下步骤：提供一第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；于所述第一导电类型重掺杂衬底上形成第一导电类型轻掺杂外延层；于所述第一导电类型轻掺杂外延层的上部间隔形成多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；于所述沟槽的侧壁和底部表面形成栅氧化层；于所述沟槽内形成多晶硅栅；于所述第一导电类型轻掺杂外延层的上部形成第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区；于所述元胞区接触孔内形成金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。6.根据权利要求5所述的沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件的制造方法还包括如下步骤：在于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块的同时，于所...

【专利技术属性】
技术研发人员：蒋正洋，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆,50