半导体装置及其制造方法制造方法及图纸

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述装置包括：衬底；在所述衬底上用于第一器件的第一鳍片；在所述第一鳍片的一部分上的第一栅极结构，包括：在所述第一鳍片的一部分上的第一栅极电介质层；和在所述第一栅极电介质层上的第一栅极；以及在所述第一栅极结构两侧至少部分地位于所述第一鳍片中的第一源区和第一漏区；其中，所述第一栅极电介质层与所述第一漏区邻接的部分为第一部分，所述第一栅极电介质层与所述第一源区邻接的部分为第二部分，所述第一栅极电介质层位于所述第一部分和所述第二部分之间的部分为第三部分，所述第一部分的厚度大于所述第三部分的厚度。本申请可以减小器件的GIDL。

【技术实现步骤摘要】
半导体装置及其制造方法
本申请涉及半导体
，尤其涉及一种半导体装置及其制造方法。
技术介绍
随着金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，MOSFET)关键尺寸的缩小，短沟道效应(ShortChannelEffect，SCE)越来越严重。鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)具有良好的栅控能力，能够有效地抑制SCE。然而，本申请的专利技术人发现，对于某些FinFET器件来说，例如输入/输出(I/O)器件，栅诱导漏极泄漏电流(gated-inducedrainleakage，GIDL)比较大，从而影响器件的可靠性。
技术实现思路
本申请的一个目的在于减小器件的GIDL。根据本申请的一方面，提供了一种半导体装置，包括：衬底；在所述衬底上用于第一器件的第一鳍片；在所述第一鳍片的一部分上的第一栅极结构，包括：在所述第一鳍片的一部分上的第一栅极电介质层；和在所述第一栅极电介质层上的第一栅极；以及在所述第一栅极结构两侧至少部分地位于所述第一鳍片中的第一源区和第一漏区；其中，所述第一栅极电介质层与所述第一漏区邻接的部分为第一部分，所述第一栅极电介质层与所述第一源区邻接的部分为第二部分，所述第一栅极电介质层位于所述第一部分和所述第二部分之间的部分为第三部分，所述第一部分的厚度大于所述第三部分的厚度。在一个实施例中，所述第二部分的厚度大于所述第三部分的厚度。在一个实施例中，所述第一栅极电介质层包括：在所述第一鳍片的一部分上的第一电介质层；在所述第一电介质层上的第一高k电介质层；和在所述第一电介质层的边缘下的第一氧化物层，所述第一氧化物层嵌入在所述第一鳍片中。在一个实施例中，所述第一栅极电介质层还包括：第一氧化区，位于所述第一电介质层的边缘之间的部分下，并且与所述第一氧化物层邻接；其中，所述第一氧化物层的厚度大于所述第一氧化区的厚度。在一个实施例中，所述第一栅极电介质层还包括：第二氧化区，位于所述第一电介质层的边缘与所述第一高k电介质层之间。在一个实施例中，所述第一栅极电介质层还包括：第三氧化区，位于所述第一电介质层的边缘之间的部分与所述第一高k电介质层之间，并且与所述第二氧化区邻接；其中，所述第二氧化物区的厚度大于所述第三氧化区的厚度。在一个实施例中，所述装置还包括：在所述衬底上用于第二器件的第二鳍片；在所述第二鳍片的一部分上的第二栅极结构，包括：在所述第二鳍片的一部分上的第二栅极电介质层；和在所述第二栅极电介质层上的第二栅极；以及在所述第二栅极结构两侧至少部分地位于所述第二鳍片中的第二源区和第二漏区。在一个实施例中，所述第二栅极电介质层包括第二高k电介质层。在一个实施例中，所述第一栅极电介质层还包括在所述第一电介质层与所述第一高k电介质层之间的第一界面层。在一个实施例中，所述第二栅极电介质层还包括在所述第二鳍片的所述一部分与所述第二高k电介质层之间的第二界面层。在一个实施例中，所述第一器件包括输入/输出器件，所述第二器件包括内核器件。根据本申请的另一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上用于第一器件的第一鳍片；以及在所述第一鳍片的一部分上的第一伪栅结构，所述第一伪栅结构包括在所述第一鳍片的一部分上的第一电介质层和在所述第一电介质层上的第一伪栅；执行刻蚀工艺，以去除所述第一伪栅结构侧面的第一鳍片的一部分，从而形成第一凹陷和第二凹陷；执行氧化工艺，以使得所述第一凹陷和所述第二凹陷下的第一鳍片的表面被氧化，从而形成第一氧化物层；执行选择性去除工艺，以选择性去除所述第一氧化物层的一部分，保留所述第一氧化物层位于所述第一电介质层边缘下的部分；执行外延工艺，以在所述第一凹陷和所述第二凹陷中外延生长半导体材料，从而形成第一源区和第一漏区。在一个实施例中，所述第一伪栅结构还包括在所述第一伪栅上的第一硬掩模层，所述第一间隔物层位于所述第一伪栅和所述第一硬掩模层的侧壁上。在一个实施例中，所述氧化工艺还使得第一电介质层的边缘之间的部分下的第一鳍片的表面被氧化，从而形成与所述第一氧化物层邻接的第一氧化区；在选择性去除工艺后，还保留所述第一氧化区。在一个实施例中，所述氧化工艺还使得第一电介质层的边缘上的第一伪栅被氧化，从而形成第二氧化区；在选择性去除工艺后，还保留所述第二氧化区。在一个实施例中，所述氧化工艺还使得第一电介质层的边缘之间的部分上的第一伪栅被氧化，从而形成与所述第二氧化区邻接的第三氧化区，所述第二氧化区的厚度大于所述第三氧化区的厚度；在选择性去除工艺后，还保留所述第三氧化区。在一个实施例中，利用氟化氢选择性去除所述第一氧化物层的一部分。在一个实施例中，所述氧化工艺包括快速热氧化工艺、炉管氧化工艺或现场水汽生成工艺。在一个实施例中，所述方法还包括：在执行外延工艺之后，沉积层间电介质层并进行平坦化，以露出所述第一伪栅；去除所述第一伪栅，以形成用于第一器件的第一沟槽；在所述第一沟槽的底部上形成第一高k电介质层；在所述第一高k电介质层上形成第一栅极；其中，所述第一电介质层、所述第一氧化物层位于所述第一电介质层边缘下的部分和所述第一高k电介质层作为用于第一栅极的第一栅极电介质层。在一个实施例中，所述衬底结构还包括在所述衬底上用于第二器件的第二鳍片和在所述第二鳍片的一部分上的第二伪栅结构，所述第二伪栅结构包括在所述第二鳍片的一部分上的第二电介质层和在所述第二电介质层上的第二伪栅；所述刻蚀工艺还去除所述第二伪栅结构侧面的第二鳍片的一部分，以形成第三凹陷和第四凹陷；所述氧化工艺还使得所述第三凹陷和所述第二凹陷下的第二鳍片的表面被氧化，从而形成第二氧化物层；所述选择性去除工艺还选择性去除所述第二氧化物层的一部分，保留所述第二氧化物层位于所述第二电介质层边缘下的部分；所述外延工艺还在所述第三凹陷和所述第四凹陷中外延生长半导体材料，从而形成第二源区和第二漏区。在一个实施例中，所述方法还包括：在执行外延工艺之后，沉积层间电介质层并进行平坦化，以露出所述第一伪栅和所述第二伪栅；去除所述第一伪栅和所述第二伪栅，以形成用于第一器件的第一沟槽和用于第二器件的第二沟槽；去除所述第二电介质层和所述第二氧化物层位于所述第二电介质层边缘下的部分；在所述第一沟槽的底部上形成第一高k电介质层，在所述第二沟槽的底部上形成第二高k电介质层；在所述第一高k电介质层上形成第一栅极，在所述第二高k电介质层上形成第二栅极；其中，所述第一电介质层、所述第一氧化物层位于所述第一电介质层边缘下的部分和所述第一高k电介质层作为用于第一栅极的第一栅极电介质层，所述第二高k电介质层作为用于所述第二栅极的第二栅极电介质层。在一个实施例中，所述方法还包括：在所述第一沟槽的底部上形成第一界面层，所述第一高k电介质层形成在所述第一界面层上；在所述第二沟槽的底部上形成第二界面层，所述第二高k电介质层形成在所述第二界面层上。在一个实施例中，所述第一器件包括输入/输出器件，所述第二器件包括内核器件。本申请实施例提出的半导体装置中，第一栅极电介质层与第一漏区邻接的第一部分的厚度比中间的第三部分的厚度大，也即，增加了第一漏区与第本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：衬底；在所述衬底上用于第一器件的第一鳍片；在所述第一鳍片的一部分上的第一栅极结构，包括：在所述第一鳍片的一部分上的第一栅极电介质层；和在所述第一栅极电介质层上的第一栅极；以及在所述第一栅极结构两侧至少部分地位于所述第一鳍片中的第一源区和第一漏区；其中，所述第一栅极电介质层与所述第一漏区邻接的部分为第一部分，所述第一栅极电介质层与所述第一源区邻接的部分为第二部分，所述第一栅极电介质层位于所述第一部分和所述第二部分之间的部分为第三部分，所述第一部分的厚度大于所述第三部分的厚度。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：衬底；在所述衬底上用于第一器件的第一鳍片；在所述第一鳍片的一部分上的第一栅极结构，包括：在所述第一鳍片的一部分上的第一栅极电介质层；和在所述第一栅极电介质层上的第一栅极；以及在所述第一栅极结构两侧至少部分地位于所述第一鳍片中的第一源区和第一漏区；其中，所述第一栅极电介质层与所述第一漏区邻接的部分为第一部分，所述第一栅极电介质层与所述第一源区邻接的部分为第二部分，所述第一栅极电介质层位于所述第一部分和所述第二部分之间的部分为第三部分，所述第一部分的厚度大于所述第三部分的厚度。2.根据权利要求1所述的装置，其特征在于，所述第二部分的厚度大于所述第三部分的厚度。3.根据权利要求1所述的装置，其特征在于，所述第一栅极电介质层包括：在所述第一鳍片的一部分上的第一电介质层；在所述第一电介质层上的第一高k电介质层；和在所述第一电介质层的边缘下的第一氧化物层，所述第一氧化物层嵌入在所述第一鳍片中。4.根据权利要求3所述的装置，其特征在于，所述第一栅极电介质层还包括：第一氧化区，位于所述第一电介质层的边缘之间的部分下，并且与所述第一氧化物层邻接；其中，所述第一氧化物层的厚度大于所述第一氧化区的厚度。5.根据权利要求3或4所述的装置，其特征在于，所述第一栅极电介质层还包括：第二氧化区，位于所述第一电介质层的边缘与所述第一高k电介质层之间。6.根据权利要求5所述的装置，其特征在于，所述第一栅极电介质层还包括：第三氧化区，位于所述第一电介质层的边缘之间的部分与所述第一高k电介质层之间，并且与所述第二氧化区邻接；其中，所述第二氧化物区的厚度大于所述第三氧化区的厚度。7.根据权利要求1所述的装置，其特征在于，还包括：在所述衬底上用于第二器件的第二鳍片；在所述第二鳍片的一部分上的第二栅极结构，包括：在所述第二鳍片的一部分上的第二栅极电介质层；和在所述第二栅极电介质层上的第二栅极；以及在所述第二栅极结构两侧至少部分地位于所述第二鳍片中的第二源区和第二漏区。8.根据权利要求7所述的装置，其特征在于，所述第二栅极电介质层包括第二高k电介质层。9.根据权利要求7所述的装置，其特征在于，所述第一栅极电介质层还包括在所述第一电介质层与所述第一高k电介质层之间的第一界面层。10.根据权利要求8所述的装置，其特征在于，所述第二栅极电介质层还包括在所述第二鳍片的所述一部分与所述第二高k电介质层之间的第二界面层。11.根据权利要求7所述的装置，其特征在于，所述第一器件包括输入/输出器件，所述第二器件包括内核器件。12.一种半导体装置的制造方法，其特征在于，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上用于第一器件的第一鳍片；以及在所述第一鳍片的一部分上的第一伪栅结构，所述第一伪栅结构包括在所述第一鳍片的一部分上的第一电介质层和在所述第一电介质层上的第一伪栅；执行刻蚀工艺，以去除所述第一伪栅结构侧面的第一鳍片的一部分，从而形成第一凹陷和第二凹陷；执行氧化工艺，以使得所述第一凹陷和所述第二凹陷下的第一鳍片的表面被氧化，从而形成第一氧化物层；执行选择性去除工艺，以选择性去除所述第一氧化物层的一部分，保留所述第一氧化物层位于所述第一电介质层边缘下的部分；执行外延工艺，以在所述第一凹陷和所述第二凹陷中外延生长半导体材料，从而形成第一源区和第一漏区。13.根据权利要求12所述的方法，其特征在于，所述第一伪栅结构还包括在所述第一...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31