一种半导体结构及其形成方法技术

技术编号:19698795 阅读:51 留言:0更新日期:2018-12-08 13:03
本发明专利技术提供一种半导体结构及其形成方法,其中,形成方法包括:提供衬底,在所述衬底上形成第一隔离层;在所述第一隔离层内形成第一开口;以所述第一隔离层为刻蚀掩膜,刻蚀所述衬底,形成第二开口;在所述第二开口内填充第二隔离层。所述形成方法采用第一隔离层作为第一开口和第二开口的刻蚀掩膜,避免了刻蚀导致的侧壁损伤,增强了所述第二开口的隔离效果,进而提高半导体器件的性能。

【技术实现步骤摘要】
一种半导体结构及其形成方法
本专利技术涉及半导体制造
,尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路高密度的发展趋势,构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地,半导体衬底单位面积上有源器件的密度不断增加,因此器件之间的有效绝缘隔离变得更加重要。特别是针对高压元件而言,为了隔绝位于低浓度深阱区或是低浓度多晶硅层中的高压元件,必须使用深沟槽(deeptrench)来达到所需要的隔绝程度。沟槽隔离结构在现今的半导体技术中得到较为广泛的应用,其主要用于高功率的集成BCD电路或者智能功率技术,其中良好的沟槽隔离可以使得各种高低压器件例如模拟、数字、高压等集成在一起,而不会引起EMI(电磁干扰)的现象。然而,随着半导体器件的密度提高,器件的特征尺寸(CD)变得越来越小,利用光刻工艺形成的开口尺寸受到设计规则、深紫外线光刻技术、光刻胶边缘形态等的限制,只能形成开口尺寸较大的光刻胶层,使得最终形成沟槽的开口尺寸更大,不利于提高器件集成度,所形成的半导体器件的性能变差,可靠性下降。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,所形成的半导体器件的开口尺寸小于光刻胶的开口尺寸,有利于提高器件集成度。为解决上述问题,本专利技术提供一种半导体结构及其形成方法,其中,形成方法包括:提供衬底,所述衬底包括相邻的第一区域和第二区域,且所述衬底的第一区域上具有第一鳍部;在所述衬底上形成平坦化的第一隔离层,且所述第一隔离层覆盖所述第一鳍部的侧壁;在所述第二区域的第一隔离层内形成第一开口,且所述第一开口暴露出衬底;以所述第一隔离层为掩膜,刻蚀所述衬底,在所述衬底内形成第二开口;在所述第一开口和第二开口内形成第二隔离层;在形成所述第二隔离层之后,对第一隔离层和第二隔离层进行回刻蚀。可选的,所述第一开口具有垂直于所述第一鳍部的延伸方向上的第一开口宽度,所述第二开口具有垂直于所述第一鳍部的延伸方向的第二开口宽度;所述第二开口宽度小于或者等于第一开口宽度。可选的,所述第一隔离层的形成步骤包括:在所述衬底上形成第一隔离膜,且所述第一隔离膜覆盖所述第一鳍部的顶部表面;对第一隔离膜进行平坦化,形成所述第一隔离层。可选的,所述第一隔离层的材料包括氧化硅或氮氧化硅。可选的,所述衬底的第二区域上还具有第二鳍部;形成所述第一开口的步骤包括:在所述第二区域的第一隔离层上形成图形化层;以所述图形化层为掩膜,对所述第一隔离层和所述第二鳍部进行刻蚀,暴露出第二区域的衬底,形成第一开口。可选的,对所述第一隔离层和所述第二鳍部的刻蚀工艺为干法刻蚀工艺,所述干法刻蚀工艺为各向异性的干法刻蚀工艺。可选的,所述干法刻蚀的反应气体包括N2、CHF3、CF4和SO2,所述N2的气体流量范围为50cssm~300sccm,所述CHF3的气体流量范围为20sccm~500sccm,所述CF4的气体流量范围为10sccm~300sccm,所述SO2的气体流量范围为10sccm~200sccm。可选的,在所述第一隔离层内形成的第一开口的侧壁形成保护层。可选的,所述保护层的形成步骤包括:在所述第一隔离层上和第一开口的侧壁以及底部形成保护膜;对所述保护膜进行回刻蚀,暴露出所述第一隔离层的顶部表面和第一开口的底部。可选的,所述保护层的材料包括氮化硅、碳氮化硅或氮氧化硅。可选的,对所述保护膜的回刻蚀的工艺为各向异性的干法刻蚀工艺;所述干法刻蚀的反应气体包括N2、CHF3和O2,所述N2的气体流量范围为50cssm~300sccm,所述CHF3的气体流量范围为5sccm~100sccm,所述O2的气体流量范围为10sccm~200sccm。可选的,在所述第一开口和第二开口内形成第二隔离层的步骤包括:在所述第一隔离层表面形成填充所述第二开口的第二隔离膜;对第二隔离膜进行平坦化,直至暴露出第一隔离层的顶部表面。可选的,所述第二隔离层的材料包括氧化硅或氮氧化硅。可选的,所述第一鳍部包括位于所述第一鳍部顶部上的掩膜结构。可选的,所述掩膜结构包括第一缓冲层和硬掩膜层,所述硬掩膜层位于所述第一缓冲层上。可选的,所述衬底上有第二缓冲层,且所述第二缓冲层覆盖所述第一鳍部的侧壁表面,暴露出所述第一鳍部的掩膜结构。可选的,所述第一鳍部的形成步骤包括:在所述衬底上形成第一缓冲膜;在所述第一缓冲膜上形成硬掩膜膜;在所述硬掩膜膜上形成初始图形化层,以所述初始图形化层为掩膜,对所述硬掩膜膜、第一缓冲膜和衬底进行刻蚀,形成相邻的第一区域和第二区域,且第一区域具有第一鳍部。可选的,所述第一缓冲层和所述第二缓冲层的材料包括氧化硅;所述硬掩膜层的材料包括氮化硅。可选的,刻蚀所述衬底的干法刻蚀的反应气体包括N2、CF4、SF6和O2,所述N2的气体流量范围为6ssm~75cm,所述CF4的气体流量范围为50sccm~175sccm,所述SF6的气体流量范围为5sccm~81sccm,所述O2的气体流量范围为10sccm~200sccm。本专利技术还提供一种采用上述任意一项方法形成的半导体结构。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术技术方案提供的半导体结构的形成方法中,通过在衬底上形成平坦化的第一隔离层之后再形成第一开口和第二开口。由于在形成第一开口和第二开口的过程中,所述第一隔离层覆盖第一鳍部的侧壁,使所述第一鳍部受到第一隔离层的保护作用。由于第一隔离层的隔离效果较好,能够避免刻蚀工艺对所述第一鳍部造成损伤,从而提高半导体器件的沟道区质量,减少漏电流,提高半导体器件的电学性能和可靠性。进一步,通过在第一开口的侧壁形成保护层,根据保护层的不同厚度,可以控制第二开口的开口宽度,有利于降低工艺上的对准精度要求,提高器件的集成度。附图说明图1至图4是一种半导体结构的形成过程的剖面结构示意图;图5至图11是本专利技术实施例的半导体结构的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述,随着半导体器件的密度提高,尺寸缩小,现有技术的沟槽隔离结构容易引起半导体器件的电学性能的降低。现有技术形成的沟槽的开口尺寸大于利用光刻工艺形成的光刻胶层开口的开口尺寸,且现有技术中以光刻胶层作为刻蚀掩膜层,底部抗反射层作为填充层,由于底部抗反射层与衬底材料在刻蚀过程中的刻蚀选择比小,因此会对底部抗反射层造成侧壁刻蚀,特别是随着半导体器件的尺寸愈小,器件的密集程度提高,从而对相邻器件的损伤影响愈加明显。以下将结合附图进行说明。图1至图4是一种半导体结构的形成过程的剖面结构示意图。请参考图1,提供衬底100,所述衬底表面具有鳍部101;在所述衬底上形成底部抗反射层110;在所述底部抗反射层110上形成光刻胶图形化层111,所述光刻胶图形化层111具有初始开口,所述初始开口具有垂直于所述鳍部101的延伸方向的初始开口宽度D1。请参考图2,以所述光刻胶图形化层111为掩膜,对所述底部抗反射层110和衬底100采用第一刻蚀工艺进行刻蚀,在所述衬底100上形成第一开口121,所述第一开口121具有垂直于所述鳍部101延伸方向的第一开口宽度D2。请参考图3,在形成所述第一开口121后,去除所述底部抗反射层110(如图2所示)和所述光刻胶层111(如图2所示)。请参考图4,在去除所述底部抗反射层110(如本文档来自技高网
...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括相邻的第一区域和第二区域,且所述衬底的第一区域上具有第一鳍部;在所述衬底上形成平坦化的第一隔离层,且所述第一隔离层覆盖所述第一鳍部的侧壁;在所述第二区域的第一隔离层内形成第一开口,且所述第一开口暴露出衬底;以所述第一隔离层为掩膜,刻蚀所述衬底,在所述衬底内形成第二开口;在所述第一开口和第二开口内形成第二隔离层;在形成所述第二隔离层之后,对第一隔离层和第二隔离层进行回刻蚀。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供衬底,所述衬底包括相邻的第一区域和第二区域,且所述衬底的第一区域上具有第一鳍部;在所述衬底上形成平坦化的第一隔离层,且所述第一隔离层覆盖所述第一鳍部的侧壁;在所述第二区域的第一隔离层内形成第一开口,且所述第一开口暴露出衬底;以所述第一隔离层为掩膜,刻蚀所述衬底,在所述衬底内形成第二开口;在所述第一开口和第二开口内形成第二隔离层;在形成所述第二隔离层之后,对第一隔离层和第二隔离层进行回刻蚀。2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一开口具有垂直于所述第一鳍部的延伸方向上的第一开口宽度,所述第二开口具有垂直于所述第一鳍部的延伸方向的第二开口宽度;所述第二开口宽度小于或者等于第一开口宽度。3.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一隔离层的形成步骤包括:在所述衬底上形成第一隔离膜,且所述第一隔离膜覆盖所述第一鳍部的顶部表面;对第一隔离膜进行平坦化,形成所述第一隔离层。4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述第一隔离层的材料包括氧化硅或氮氧化硅。5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述衬底的第二区域上还具有第二鳍部;形成所述第一开口的步骤包括:在所述第二区域的第一隔离层上形成图形化层;以所述图形化层为掩膜,对所述第一隔离层和所述第二鳍部进行刻蚀,暴露出第二区域的衬底,形成第一开口。6.如权利要求5所述的半导体结构形成方法,其特征在于,对所述第一隔离层和所述第二鳍部的刻蚀工艺为干法刻蚀工艺,所述干法刻蚀工艺为各向异性的干法刻蚀工艺。7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述干法刻蚀的反应气体包括N2、CHF3、CF4和SO2,所述N2的气体流量范围为50cssm~300sccm,所述CHF3的气体流量范围为20sccm~500sccm,所述CF4的气体流量范围为10sccm~300sccm,所述SO2的气体流量范围为10sccm~200sccm。8.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述第一隔离层内形成的第一开口的侧壁形成保护层。9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述保护层的形成步骤包括:在所述第一隔离层上和第一开口的侧壁以及底部形成保护膜;对所述保护膜进行回刻蚀,暴露出所述第一隔离层...

【专利技术属性】
技术研发人员:周飞
申请(专利权)人:中芯国际集成电路制造北京有限公司中芯国际集成电路制造上海有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1