制造影像感测器的方法技术

一种制造影像感测器的方法，包括沉积第一介电层于基板上，去除第一介电层的一部分以形成沟槽，沉积导电层于第一介电层上和沟槽中，形成沿着导电层的顶表面和在导电层中的凹槽的侧壁和底表面的保护层，以及去除导电层的一部分以形成格子结构。对应于沟槽的凹槽是形成于导电层中。

【技术实现步骤摘要】
制造影像感测器的方法
本揭示内容是有关一种半导体装置的制造方法，特别是关于一种影像感测器的制造方法。
技术介绍
半导体影像感测器可用于检测诸如可见光的辐射。互补金属氧化物半导体影像感测器(ComplementaryMetal-Oxide-SemiconductorImageSensor，CIS)和电荷耦合器件(Charge-CoupledDevice，CCD)用于各种应用中，例如用于图像拍摄的相机、移动电话和笔记型电脑。互补金属氧化物半导体影像感测器利用基板中的像素阵列(其包括晶体管和光电二极管)，以吸收向基板投射的光子并将光子转换成电荷。由电荷产生的模拟信号被放大，并且模数转换器(analog-to-digitalconverter)将放大的信号转换成数字信号。随后，执行多个颜色差补(colorinterpolation)处理，例如颜色校正，伽马校正和白平衡，以进行图像保存或压缩。相较于前侧照明互补金属氧化物半导体影像感测器(FrontSideIlluminationCIS，FSICIS)，背面照明互补金属氧化物半导体影像感测器(BackSideIlluminationCIS，BSICIS)允许入射光从基板的背面穿透，亦即，与互连结构相对的一侧。以这样的方式，由于减少了入射光经由互连结构而反射，使得背面照明互补金属氧化物半导体影像感测器(BSICIS)比前侧照明互补金属氧化物半导体影像感测器(FSICIS)捕获更多的图像信号光子，因此影像感测器操作得到改善。
技术实现思路
根据本揭露内容的多个实施方式，是提供一种制造影像感测器的方法，包括：沉积第一介电层于基板上；去除第一介电层的一部分以形成沟槽；沉积导电层于第一介电层上和沟槽中，其中对应于沟槽的凹槽是形成于导电层中；形成沿着导电层的顶表面和在导电层中的凹槽的侧壁和底表面的保护层；以及去除导电层的一部分以形成格子结构。附图说明当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应当注意，依据业界的标准做法，各特征未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1是根据一个或多个实施例的影像感测器的横截面示意图；图2是根据一个或多个实施例的制造影像感测器的方法的流程图；图3A-图3G是根据一个或多个实施例的制造影像感测器的各个阶段的横截面示意图；图4是根据一个或多个实施例的影像感测器的横截面示意图；图5是根据一个或多个实施例的影像感测器的横截面示意图。具体实施方式以下揭露提供许多不同实施例或实例，以用于实现所提供标的物的不同的特征。下文描述组件、值、操作、材料、排列等的特定实例以简化本揭露。当然，此等仅仅为实例，并不旨在限制本揭露。其他组件、值、操作、材料、排列等亦可用于本揭露。举例而言，在随后描述中的在第二特征上方或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征及第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。另外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对术语旨在包含于使用或操作中的装置的不同方向。在影像感测器中，为了减少像素间距，即相邻像素之间的距离，作为辐射检测装置的特征尺寸已经缩减至更小，使得像素阵列更靠近周围的黑阶校正(blacklevelcorrection，BLC)和/或电路。由于尺寸减小，影像感测器的制造增加了放电电弧和损坏半导体晶圆的表面或处理室的风险。例如，在诸如等离子辅助化学气相沉积(PlasmaEnhancedChemicalVaporDeposition，PECVD)或反应性离子蚀刻(ReactiveIonEtching，RIE)的等离子增益制程(plasma-enhancedprocess)中，导电层的一角提供了一移动电荷路径以在导电层下的介电层中产生局部电荷不平衡，从而导致诸如半导体晶圆中的裂纹等缺陷。因此，由于可靠性差以及产量降低，导致了制造成本的增加。在一些方案中，在导电层上形成介电层以保护导电层的角部，并有助于防止在等离子增益制程期间或在强电场下引起电弧。介电层进一步地平滑化导电层的表面，并有助于降低由半导体晶圆的污染所引起的电弧现象。在一些实施例中，介电层在影像感测器的暗区(darkregion)中形成，亦即，入射光被屏蔽结构阻挡的区域。在一些实施例中，介电层在影像感测器的像素区中形成。图1是根据一个或多个实施例的影像感测器100的横截面示意图。影像感测器100包括装置基板(devicesubstrate)110和承载基板(carriersubstrate)120。装置基板110接合在承载基板120上。影像感测器100还包括像素区(pixelregion)130A、暗区(darkregion)130B、导电垫区(conductivepadregion)130C和切割区(cuttingregion)130D。像素区130A具有图像像素阵列，其中对于每个图像像素，像素区的大部分被光感测元件所占据。在一些实施例中，由于用于阻挡入射光的屏蔽结构，暗区130B具有与黑阶校正相关联的元件，以便确定影像感测器100的亮度水平的基线。在一些实施例中，像素区130A在集成电路(IC)晶片的中心部分，而暗区130B位于像素区130A的边缘。配置集成电路晶片，以检测入射光并记录检测到的光强度。在一些实施例中，暗区130B由四个像素区130A包围。在一些实施例中，暗区130B包括逻辑电路(logiccircuitry)和/或模拟电路(analogcircuitry)，以处理由光感测元件接收的信号。在一些实施例中，导电垫区130C沿着集成电路晶片的周围围绕像素区130A和暗区130B，以及亦称为切割线的切割区130D位于相邻的集成电路晶片之间。装置基板110还包括多个层，例如工件(workpiece)111，层间介电质(inter-layerdielectric，ILD)112和金属间介电质(inter-metaldielectric，IMD)113。层间介电质112位于工件111和金属间介电质113之间。工件111具有第一侧111a(也称为前侧)和第二侧111b(也称为后侧)。在一些实施例中，工件111具有从工件111的第一侧111a远离第二侧111b延伸的鳍状结构(finstructure)。工件111包括块状半导体(bulksemiconductor)材料，例如硅、锗、硅-锗、碳化硅、III-V族化合物或其它合适的材料。在一些实施例中，工件111是硅覆盖绝缘层(silicononinsulator，SOI)基板或硅覆盖蓝宝石(silicononsapphire，SOS)基板。多个隔离结构(isolationstructure)114从工件111的第一侧111a延伸。在像本文档来自技高网...

【技术保护点】
1.一种制造影像感测器的方法，其特征在于，包括：沉积一第一介电层于一基板上；去除该第一介电层的一部分以形成一沟槽；沉积一导电层于该第一介电层上和该沟槽中，其中对应于该沟槽的一凹槽是形成于该导电层中；形成沿着该导电层的一顶表面和在该导电层中的该凹槽的侧壁和底表面的一保护层；以及去除该导电层的一部分以形成一格子结构。

【技术特征摘要】
2017.05.17 US 15/597,5211.一种制造影像感测器的方法，其特征在于，包括：沉积一第一介电层于一基板上；去除该第一介电层的一部分以形成一...

【专利技术属性】
技术研发人员：吴正一，林群智，蔡建欣，林明辉，张文山，林艺民，张朝钦，陈志轩，李锦思，蔡育廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71