一种基于SOI CMOS的电子器件、制备方法以及剥离方法技术

本发明专利技术提供一种基于SOI CMOS的电子器件、制备方法以及剥离方法，基于SOI CMOS的电子器件上设有多个剥离槽，所述剥离槽贯穿所述基于SOI CMOS的电子器件，不仅便于基于SOI CMOS的电子器件的制造，而且在减少弯折时的应力，防止基于SOI CMOS的电子器件损坏，通过开设剥离槽且将剥离槽贯通至埋氧化层，并对埋氧化层进行腐蚀处理，将埋氧化层腐蚀，进而使得基于SOI CMOS的电子器件脱离衬底基板，基于SOI CMOS的电子器件在支撑架的支撑下形成悬空结构，降低了制造工艺难度、减少制造成本，通过PDMS印章将电子器件剥离至目标基底。

【技术实现步骤摘要】
一种基于SOICMOS的电子器件、制备方法以及剥离方法
本专利技术涉及半导体制造
，特别是涉及一种基于SOICMOS的电子器件、制备方法以及剥离方法。
技术介绍
随着半导体制造技术的发展，能够贴合生物体表面三维(3D)形貌的电子器件具有独特的物理属性，因此得到了学术界和工业界的青睐。首先，此类电子器件具有物理结构上的超薄属性，从而此类电子器件具有柔性甚至可弯折属性，因此在可穿戴电子领域和医疗诊断领域具有极大的应用前景；而且，这类电子器件受到外界应力场刺激会发生几何形变，而这类几何形变又会耦合进电子器件的电输运特性中，是对微电子物理学属性和
的一次拓展和升华，是对半导体摩尔定律走向极限的重新诠释和超越摩尔定律的更新发展；除此之外，超薄可变形电子器件是对传统刚性高速电子器件核心理念的颠覆和发展，引导消费电子器件向更轻、更薄和可穿戴方向发展，例如在植入医疗、智能穿戴、柔性显示、人工智能和环境友好的绿色电子等领域的广阔应用。然而在现有技术中，此类电子器件存在着制造工艺复杂、不易制造、成本较高以及良品率低的问题。
技术实现思路
鉴于以上所述现有技术的技术需求和不足，本专利技术的目的在于提供一种基于SOICMOS的电子器件、制备方法以及剥离方法，并提出一种用于硅纳米膜层瞬态电子器件和能够贴合生物体表面三维形貌电子器件的制造工艺复杂、不易制造、成本较高以及良品率低的方法。为实现上述目的及其他相关目的，一种基于SOICMOS的电子器件，包括：外延层和堆叠在外延层上的淀积层，所述外延层包括有源区和无源区，所述淀积层堆叠在所述有源区和无源区上，在所述有源区、所述无源区以及所述淀积层上堆叠保护层，所述基于SOICMOS的电子器件具有多个剥离槽，每个所述剥离槽贯穿所述基于SOICMOS的电子器件。进一步的，所述保护层上设有预留有源区，所述预留有源区远离淀积层设置，且所述剥离槽贯穿所述预留有源区。进一步的，所述剥离槽将基于SOICMOS的电子器件隔离成若干个功能单元，每个功能单元均包括源极、漏极、栅极以及电极。一种基于SOICMOS的电子器件制备方法，包括：提供衬底基板，所述衬底基板具有埋氧化层，在所述衬底基板上进行SOICMOS工艺制程；进行淀积并形成淀积层，所述淀积层堆叠在所述衬底基板上，并在衬底基板和淀积层上堆叠保护层；对保护层和衬底基板进行开槽处理并形成剥离槽，所述剥离槽贯穿所述保护层且贯通至埋氧化层；通过剥离槽对埋氧化层进行腐蚀处理，埋氧化层被腐蚀并脱离衬底基板，制成所述基于SOICMOS的电子器件。进一步的，所述剥离槽内设有用于防止坍塌的支撑架，所述支撑架贯穿所述剥离槽并延伸至所述埋氧化层。进一步的，所述SOICMOS工艺制程包括：在衬底基板上进行光刻、刻蚀、淀积、氧化以及注入并形成电子器件部件。进一步的，在淀积层、有源区以及无源区上堆叠保护层，所述保护层上下表面之间的距离为100纳米至2000纳米之间，且保护层由多晶硅制成。进一步的，所述开槽处理通过光刻刻蚀形成剥离槽，所述光刻的关键尺寸为0.5微米至5微米之间。进一步的，腐蚀处理的化学方程式：SiO2+6HF＝H2SiF6+2H2O。一种电子器件剥离方法，用于剥离电子器件，其特征在于，包括：提供用于剥离电子器件的PDMS印章，所述PDMS印章与所述电子器件相匹配，将所述电子器件附着在PDMS印章上；将附着在PDMS印章上的电子器件转移至目标基底上。进一步的，所述PDMS印章通过粘合剂与临时基底固定连接，所述PDMS印章通过范德瓦尔斯力将所述电子器件附着在PDMS印章上。进一步的，所述电子器件与所述PDMS印章之间的粘滞系数小于电子器件与目标基底之间的粘滞系数。如上所述，本专利技术的基于SOICMOS的电子器件、制备方法以及剥离方法，具有以下有益效果：1、基于SOICMOS的电子器件厚度较薄且具有良好的柔性，能够应用在硅纳米膜层瞬态电子器件和能够贴合生物体表面三维形貌电子器件的制造及应用中；2、基于SOICMOS的电子器件单元由剥离槽隔离，所述剥离槽贯穿所述基于CMOS的电子器件预留有源区，基于SOICMOS的电子器件由于采用剥离槽分割为多个功能单元，能够有效减少弯折时的应力，防止基于CMOS的电子器件损坏，而且所述功能单元便于转印，提升制作效率；3、通过开设剥离槽且将剥离槽贯通至埋氧化层，并对埋氧化层进行腐蚀处理，将埋氧化层腐蚀并脱离衬底基板，降低了制造工艺难度、减少制造成本，而且提高了良品率；4、通过PDMS印章将制成的电子器件转移至目标基底，防止电子器件损坏，便于电子器件的保存。附图说明图1为本专利技术提供的基于SOICMOS的电子器件结构示意图。图2为本专利技术提供的衬底基板结构示意图。图3为图2中衬底基板的LOCOS结构示意图。图4为本专利技术提供的衬底基板中P阱和N阱结构示意图。图5为本专利技术提供的源极和漏极结构示意图。图6为本专利技术提供的淀积层结构示意图。图7为本专利技术提供的保护层结构示意图。图8为本专利技术提供的剥离槽结构示意图。图9为本专利技术提供的PDMS印章结构示意图。图10为本专利技术提供的目标基底结构示意图。零件标号说明1衬底硅片2埋氧化层3器件层4外延层5LOCOS结构6p阱7n阱8栅极9源极10漏极11NLDD12PLDD13电极14保护层15预留有源区16剥离槽17电子器件18黏附层19PDMS印章20临时基底21目标基底22淀积层具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。在对本专利技术实施例进行详细叙述之前，先对本专利技术的应用环境进行描述。本专利技术的技术主要是应用于基于SOICMOS工艺的超薄电子器件制造中，随着半导体技术的发展，柔性电子器件或者能够降解的电子器件在智能穿戴设备、医疗器械等领域得到越来越广泛的应用，本专利技术提出一种基于SOICMOS的电子器件、制备方法以及剥离方法，以应用在植入医疗、智能穿戴、柔性显示、人工智能和环境友好的绿色电子等领域。请参阅图1，首先，专利技术人提出了一种基于SOICMOS的电子器件，所述基于SOICMOS的电子器件的厚度不超过5微米，本文档来自技高网...

【技术保护点】
1.一种基于SOI CMOS的电子器件，其特征在于，包括：外延层和堆叠在外延层上的淀积层，所述外延层包括有源区和无源区，所述淀积层堆叠在有源区和无源区上，在所述有源区、所述无源区以及所述淀积层上堆叠保护层，所述基于SOI CMOS的电子器件具有多个剥离槽，每个所述剥离槽贯穿所述基于SOI CMOS的电子器件。

【技术特征摘要】
1.一种基于SOICMOS的电子器件，其特征在于，包括：外延层和堆叠在外延层上的淀积层，所述外延层包括有源区和无源区，所述淀积层堆叠在有源区和无源区上，在所述有源区、所述无源区以及所述淀积层上堆叠保护层，所述基于SOICMOS的电子器件具有多个剥离槽，每个所述剥离槽贯穿所述基于SOICMOS的电子器件。2.根据权利要求1所述的基于SOICMOS的电子器件，其特征在于：所述保护层上设有预留有源区，所述预留有源区远离淀积层设置，且所述剥离槽贯穿所述预留有源区。3.根据权利要求1所述的基于SOICMOS的电子器件，其特征在于：所述剥离槽将基于SOICMOS的电子器件隔离成若干个功能单元，每个功能单元均包括源极、漏极、栅极以及电极。4.一种基于SOICMOS的电子器件制备方法，其特征在于，包括：提供衬底基板，所述衬底基板具有埋氧化层，在所述衬底基板上进行SOICMOS工艺制程；进行淀积并形成淀积层，所述淀积层堆叠在所述衬底基板上，并在衬底基板和淀积层上堆叠保护层；对保护层和衬底基板进行开槽处理并形成剥离槽，所述剥离槽贯穿所述保护层且贯通至埋氧化层；通过剥离槽对埋氧化层进行腐蚀处理，埋氧化层被腐蚀并脱离衬底基板，制成基于SOICMOS的电子器件。5.如权利要求4所述的基于SOICMOS的电子器件制备方法，其特征在于：所述剥离槽内设有用于防止坍塌的支撑架，所述支撑架贯穿所述剥离槽并延伸...

【专利技术属性】
技术研发人员：张培健，王鹏飞，陈文锁，袁浚，朱坤峰，陈仙，徐代果，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50