半导体装置、电子系统及形成半导体装置结构的方法制造方法及图纸

本申请案涉及半导体装置、电子系统及形成半导体装置结构的方法。一种形成半导体装置结构的方法包括形成包括堆叠层的堆叠结构。所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构。在所述堆叠结构上形成图案化硬掩模结构。在所述图案化硬掩模结构中的开口内形成电介质结构。在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构。使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以形成在所述堆叠结构内延伸到不同深度的孔隙。在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构。形成导电接触结构以纵向延伸到所述孔隙的底部。还描述半导体装置结构、半导体装置及电子系统。

【技术实现步骤摘要】
半导体装置、电子系统及形成半导体装置结构的方法优先权主张本申请案主张2017年5月26日申请的标题为“形成半导体装置结构的方法以及相关半导体装置结构、半导体装置及电子系统(METHODOFFORMINGSEMICONDUCTORDEVICESTRUCTURES，ANDRELATEDSEMICONDUCTORDEVICESTRUCTURES，SEMICONDUCTORDEVICES，ANDELECTRONICSYSTEMS)”的第15/606,415号美国专利申请案的申请日期的权利。
在各个实施例中，本专利技术大体上涉及半导体装置设计及制造的领域。更具体来说，本专利技术涉及形成半导体装置结构的方法，且涉及相关半导体装置结构、半导体装置及电子系统。
技术介绍
半导体工业的持续目标是增加存储器装置(例如非易失性存储器装置(例如，NAND快闪存储器装置))的存储器密度(例如，每个存储器裸片的存储器单元的数目)。增加非易失性存储器装置中的存储器密度的一种方式是利用垂直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸通过导电结构层(例如，字线板、控制栅极板)中的开口的半导体柱及半导体柱与导电结构的每一结合部处的电介质材料。与具有常规平面(例如，二维)晶体管布置的结构相比，此类配置允许通过在裸片上向上(例如，纵向地、垂直地)构建阵列而在裸片区域单元中定位更多数目的晶体管。常规垂直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得可唯一地选择垂直存储器阵列中的存储器单元用于写入、读取或擦除操作。一种形成此电连接的方法包含在导电结构层的边缘处形成所谓“阶梯”(或“楼梯”)结构。阶梯结构包含界定导电结构的接触区域的个别“台阶”，接触结构可经定位在所述台阶上以提供对导电结构的电存取。随着垂直存储器阵列技术的进步，通过形成垂直存储器阵列以包含额外导电结构层，及因此在与其相关联的阶梯结构中的额外台阶而提供额外存储器密度。然而，增加阶梯结构的台阶数目而不非期望地增加阶梯结构的总宽度(例如，横向占用面积)可降低与形成增加数目的台阶的过程中的不同动作相关联的可接受误差容限。形成阶梯结构的常规过程可包含以下重复动作：修整交替的导电结构及绝缘结构上方的掩模(例如，光致抗蚀剂)的均匀宽度；蚀刻绝缘结构中未被掩模的剩余部分覆盖的部分；及接着蚀刻导电结构中未被绝缘结构的剩余部分覆盖的部分。这些重复动作中的每一者具有相关联误差容限，从而允许适当地定大小且定位阶梯结构的台阶以在其上形成接触结构。随着重复动作数目增加，与期望的台阶宽度及/或期望的台阶位置的偏差可能加剧，因为一个结构的大小及/或位置的误差在稍后过程中被转移到随后形成的结构。对于阶梯结构中的大数目的台阶，实现适当地定大小且定位的台阶的误差容限可能很小，例如小于百分之一(1％)。使用常规方法可能极难实现如此小的误差容限，这可能导致不恰当定位的接触结构且可能非期望地降低良率(例如，在给定批次中，可有效编程及擦除的存储器单元的数目与总存储器单元数目的百分比)。鉴于前述情况，仍需要新半导体装置结构(例如用于3D非易失性存储器装置(例如，3DNAND快闪存储器装置)的存储器阵列块)以及包含新半导体装置结构的相关联半导体装置及电子系统，以及形成新半导体装置结构的简单的、具有成本效益的方法。
技术实现思路
根据本文中所描述的一个实施例，一种形成半导体装置结构的方法包括形成包括堆叠层的堆叠结构，所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构。在所述堆叠结构上形成图案化硬掩模结构。在所述图案化硬掩模结构中的开口内形成电介质结构。在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构。使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以选择性地去除所述光致抗蚀剂结构的部分、所述电介质结构中未被所述光致抗蚀剂结构的剩余部分覆盖的部分及所述堆叠结构中未被所述图案化硬掩模结构、及所述光致抗蚀剂结构的所述剩余部分中的一或多者覆盖的部分，以形成在所述堆叠结构内延伸到不同深度的孔隙。在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构。形成纵向延伸到所述孔隙的底部的导电接触结构。在额外实施例中，一种半导体装置结构包括：堆叠结构；及填充孔隙，其在所述堆叠结构内纵向延伸到不同深度。所述堆叠结构包括布置成上伏于衬底的堆叠层的交替导电结构及绝缘结构，所述堆叠层中的每一者分别包括所述导电结构中的一者及所述绝缘结构中的一者。所述堆叠结构不含由所述堆叠层的边缘界定的阶梯结构。所述填充孔隙中的每一者分别包括：至少一个电介质结构，其基本上覆盖所述堆叠结构的侧表面；及至少一个导电接触结构，其与所述至少一个电介质结构横向向内相邻且耦合到所述堆叠结构的所述导电结构中的一者。在进一步实施例中，一种半导体装置包括：堆叠结构；及导电接触结构，其位于所述堆叠结构中的填充孔隙内。所述堆叠结构包括纵向交替导电结构及绝缘结构。所述堆叠结构在其横向端处不含阶梯结构。所述填充孔隙各自分别与所述堆叠结构的所述导电结构中的一者物理接触。在又进一步实施例中，一种电子系统包括半导体装置，所述半导体装置包括半导体装置结构、导电线结构及控制装置。所述半导体装置结构包括：堆叠结构；及导电接触结构，其位于所述堆叠结构中的填充孔隙内。所述堆叠结构包括布置成堆叠层的纵向交替导电结构及绝缘结构，所述堆叠层中的每一者包括所述导电结构中的一者及所述绝缘结构中的一者。所述堆叠结构在所述堆叠层的横向端处不含阶梯结构。所述导电接触结构各自分别电耦合到所述堆叠结构的所述导电结构中的一者。所述导电线结构电耦合到所述半导体装置结构的所述导电接触结构。所述控制装置电耦合到所述导电线结构。附图说明图1A到10C是说明根据本专利技术的实施例的形成半导体装置结构的方法的局部截面图(图1A、2A、3A、4A、5A、6A、7A、8A、9A及10A)及局部俯视图(图1B、2B、2C、3B、4B、5B、6B、7B、8B、9B、10B及10C)。图11是根据本专利技术的实施例的包含具有阶梯结构的半导体装置结构的垂直存储器装置的局部剖面透视图。图12是说明根据本专利技术的实施例的电子系统的示意性框图。具体实施方式描述形成半导体装置结构的方法，以及相关半导体装置结构、半导体装置(例如，垂直存储器装置，例如3DNAND快闪存储器装置)及电子系统。在一些实施例中，一种形成半导体装置结构的方法包含形成包括纵向堆叠层的堆叠结构，每一纵向堆叠层分别包含导电结构及与导电结构纵向相邻的绝缘结构。在堆叠结构上形成硬掩模结构，且接着选择性地去除(例如，选择性地蚀刻)硬掩模结构的部分以形成具有延伸通过其的开口的图案化硬掩模结构。在图案化硬掩模结构中的开口内形成电介质结构。在形成电介质结构之后执行一系列材料去除过程以形成在堆叠结构内延伸到不同深度的孔隙(例如，开口、通孔、沟槽)。材料去除过程各自分别去除光致抗蚀剂结构的部分、电介质结构中未被光致抗蚀剂结构的剩余部分覆盖的一或多者、及堆叠结构中未被图案化硬掩模结构及光致抗蚀剂结构的剩余部分中的一或多者覆盖的一或多个部分。在孔隙内的堆叠结构的侧表面上形成电介质结构，且接着在孔隙的剩余敞开本文档来自技高网...

【技术保护点】
1.一种形成半导体装置结构的方法，其包括：形成包括堆叠层的堆叠结构，所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构；在所述堆叠结构上形成图案化硬掩模结构；在所述图案化硬掩模结构中的开口内形成电介质结构；在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构；使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以选择性地去除所述光致抗蚀剂结构的部分、所述电介质结构中未被所述光致抗蚀剂结构的剩余部分覆盖的部分及所述堆叠结构中未被所述图案化硬掩模结构、及所述光致抗蚀剂结构的所述剩余部分中的一或多者覆盖的部分，以形成在所述堆叠结构内延伸到不同深度的孔隙；在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构；及形成纵向延伸到所述孔隙的底部的导电接触结构。

【技术特征摘要】
2017.05.26 US 15/606,4151.一种形成半导体装置结构的方法，其包括：形成包括堆叠层的堆叠结构，所述堆叠层中的每一者包括包含第一材料的第一结构及与所述第一结构纵向相邻的包含第二不同材料的第二结构；在所述堆叠结构上形成图案化硬掩模结构；在所述图案化硬掩模结构中的开口内形成电介质结构；在所述电介质结构及所述图案化硬掩模结构上形成光致抗蚀剂结构；使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程以选择性地去除所述光致抗蚀剂结构的部分、所述电介质结构中未被所述光致抗蚀剂结构的剩余部分覆盖的部分及所述堆叠结构中未被所述图案化硬掩模结构、及所述光致抗蚀剂结构的所述剩余部分中的一或多者覆盖的部分，以形成在所述堆叠结构内延伸到不同深度的孔隙；在所述孔隙内的所述堆叠结构的侧表面上形成电介质结构；及形成纵向延伸到所述孔隙的底部的导电接触结构。2.根据权利要求1所述的方法，其中在所述堆叠结构上形成图案化硬掩模结构包括：在所述堆叠结构上形成包括金属材料的硬掩模结构；及在所述硬掩模结构中形成所述开口。3.根据权利要求2所述的方法，其中在所述堆叠结构上形成包括金属材料的硬掩模结构包括在所述堆叠结构上形成氧化钨及氧化铝中的一或多者。4.根据权利要求1所述的方法，其中在所述图案化硬掩模结构的开口内形成电介质结构包括形成所述电介质结构的上表面以与所述图案化硬掩模结构的上表面基本上共面。5.根据权利要求1所述的方法，其中使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程包括：执行第一材料去除过程，其包括：去除所述光致抗蚀剂结构的第一宽度以露出所述电介质结构中的第一者；及选择性地去除所述电介质结构中的所述第一者及下伏于所述电介质结构中的所述第一者的所述堆叠层中的第一者的所述第二结构的部分；及在所述第一材料去除过程之后执行第二材料去除过程，所述第二材料去除过程包括：去除所述光致抗蚀剂结构的第二宽度以露出所述电介质结构中的第二者；选择性地去除所述堆叠层中的所述第一者的所述第一结构的暴露部分；及选择性地去除所述电介质结构中的第二者、下伏于所述电介质结构中的所述第二者的所述堆叠层中的所述第一者的所述第二结构的另一部分、及下伏于所述堆叠层中的所述第一者的所述第一结构的所述暴露部分的所述堆叠层中的第二者的所述第二结构的部分。6.根据权利要求5所述的方法，其中选择性地去除所述电介质结构中的所述第一者及所述堆叠层中的第一者的所述第二结构的部分包括使所述电介质结构中的所述第一者及所述堆叠层中的所述第一者经受仅一个干式蚀刻工艺。7.根据权利要求5所述的方法，其中：选择性地去除所述堆叠层中的所述第一者的所述第一结构的暴露部分包括使所述第一结构的所述暴露部分经受第一单个干式蚀刻工艺；及选择性地去除所述电介质结构中的所述第二者、下伏于所述电介质结构中的所述第二者的所述堆叠层中的所述第一者的所述第二结构的另一部分、及下伏于所述堆叠层中的所述第一者的所述第一结构的所述暴露部分的所述堆叠层中的第二者的所述第二结构的部分包括使所述电介质结构中的所述第二者、所述堆叠层中的所述第一者的所述第二结构的所述另一部分、及所述堆叠层中的所述第二者的所述第二结构的所述部分经受第二单个干式蚀刻工艺。8.根据权利要求1所述的方法，其中使所述光致抗蚀剂结构、所述电介质结构及所述堆叠结构经受一系列材料去除过程包括形成所述孔隙中的每一者以使所述孔隙彼此纵向延伸到所述堆叠结构的所述堆叠层中的不同者。9.根据权利要求1所述的方法，其进一步包括：在所述孔隙内的所述堆叠结构的所述侧表面上形成所述电介质材料之前，在所述孔隙中的一或多者内形成掩蔽材料；及在所述孔隙中的所述一或多者内形成所述掩蔽材料之后，增加所述孔隙中的一或多个另一者的深...

【专利技术属性】
技术研发人员：R·W·林赛，M·A·史密斯，B·D·洛，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US