用以避免列锤击问题的半导体结构及其制作方法技术

本发明专利技术公开一种用于避免列锤击问题的半导体结构及其制作方法，其结构中包含一沟槽，其内共形地形成有栅极介电层、N型功函数金属层、氮化钛层，以及一埋入式字符线填入该沟槽。

【技术实现步骤摘要】
用以避免列锤击问题的半导体结构及其制作方法
本专利技术涉及一种半导体结构有关，特别涉及一种用以避免动态随机存取存储器单元中的列锤击问题的半导体结构暨其制作方法。
技术介绍
随着电脑科技的发展，计算机装置变得更小更有处理能力，这也需要更多更好的存储装置与存储器来满足这些装置的编程与运算需求。高集成度的元件设计可以达成元件尺寸微缩以及存储容量增加的功效，如存储装置内部存储单元尺寸随着世代演进变得极微细。在元件集成度如此高的近代半导体进程中，某些元件却出现了间歇性失效的问题。举例来说，某些现存以DDR3为主的存储器系统在重度的工作负载环境下发现会有间歇性失效的问题。研究者追溯出失效的原因应在于存储器单元在正常更新率的运作下不断重复地对存储器中的单条列进行存取的动作所导致。例如对于32纳米(nm)的制作工艺来说，实体上与存取列相邻的字符线会有很高的机率发生数据崩溃的问题。常见到此失效问题的动态随机存取存储器(dynamicrandomaccessmemory,DRAM)业界将其称之为“列锤击”(rowhammering)问题。列锤击问题会造成通过栅(pass-gate,PG)的电荷迁移。如图1所示，在对单条列不断存取的运作环境下，其通过栅端所感应出的寄生电子很容易经由路径1漏电至位线接触端(bitlinecontact,BLC)，造成邻近非存取列的数据崩溃。这些电子也可能容易因为电子-电洞的复合效应的关系而循路径2而被捕陷入邻近的p型阱中。这两种机制都会造成数据“0”失效。目前业界已知对付列锤击问题的其中一种作法是限制每更新周期每列的存取次数，但此举会影响到系统的效能。另一种作法是减少埋入式通道阵列晶体管(buriedchannelarraytransistor,BCAT)的底部临界尺寸(bottomcriticaldimension,BCD)。然而改变元件的临界尺寸在物理和实作上都有其限制与难行之处。就算某些尺度是可能改变的，其仍需克服制作工艺方面的问题。还有一种做法是减少更新周期间的时间，然而就算元件的密度增加，存储器的更新时间大多是保持固定不变的。现今的元件需要能在同样的周期时间内对日益增大的存储区进行更新动作，故进一步减少更新时间也会影响到系统的效能，如存储元件会需要进行额外的更新动作。故此，现今业界需要有效的方法与机制来避免动态随机存取存储器中的列锤击问题，其最好是实质上不会改变DRAM或是双线存储器模组(dualin-linememorymodule,DIMM设计的方法或机制。
技术实现思路
本专利技术的一目的在于提出一种可避免动态随机存取存储器单元中列锤击问题的半导体结构，其结构中额外设置了N型功函数金属层来调整埋入式字符线的功函数，进而避免了字符线端漏电造成邻近非存取列数据崩溃的列锤击问题。为了达到上述目的，本专利技术的一实施例中提出了一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其包含一基底、一沟槽、一栅极介电层共形地位于该沟槽上、一功函数金属层共形地位于该栅极介电层上、以及一埋入式字符线位于该功函数金属层上，其中该功函数金属层由钛与氮化钛组成，且该功函数金属层中氮化钛对钛的比例从靠近栅极介电层的一侧往靠近埋入式字符线的一侧逐渐增加。为了达到上述目的，本专利技术的另一实施例中提出了一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其包含一基底、一沟槽、一栅极介电层共形地位于该沟槽上、一N型功函数金属层共形地位于该栅极介电层上、一氮化钛层共形地位于该N型功函数金属层上、以及一埋入式字符线位于该氮化钛层上。为了达到上述目的，本专利技术的又一实施例中提出了一种制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其步骤包含提供一基底、在该基底上形成一沟槽、在该沟槽上共形地形成一栅极介电层、在该基底与该栅极介电层上共形地形成一N型功函数金属层、在该N型功函数金属层上共形地形成一氮化钛层、以及在该沟槽中填入一埋入式字符线。无疑地，本专利技术的这类目的与其他目的在阅者读过下文与附图来描述的优选实施例细节说明后将变得更为显见。附图说明本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本专利技术实施例有进一步的了解。该些附图描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在该些附图中：图1为动态随机存取存储器中埋入式字符线的列锤击失效机制的示意图；图2为动态随机存取存储单元布局的俯视图；图3,图5,图6,图8为本专利技术实施例一动态随机存取存储单元在其他各个制作工艺步骤的剖视图，其以图2中截线A-A’所作；图4与图9为本专利技术实施例一动态随机存取存储单元在各个制作工艺步骤的剖视图，其以图2中截线B-B’所作；以及图7为本专利技术又一实施例一动态随机存取存储单元在氮化钛层制作步骤的剖视图，其以图2中截线A-A’所作。须注意本说明书中的所有图示都为图例性质，为了清楚与方便附图说明，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。主要元件符号说明：10动态随机存取存储器元件12位线14字符线16基底18主动区20存储器区22栅极24浅沟绝缘结构26第一沟槽28第二沟槽30上半部32下半部34衬垫层36介电层38栅极介电层39N型功函数金属层39a氮处理后的N型功函数金属层40埋入式字符线41氮化钛层42硬掩模具体实施方式请参照图2至图9，图2至图9为本专利技术优选实施例制作一动态随机存取存储器元件的方法示意图，其中图2为俯视图，图3显示图2中沿着切线AA’的剖视图，图4显示图2中沿着切线BB’的剖视图，图5为接续图3的制作工艺示意图，图6与图7为接续图5的制作工艺示意图，图8与图9则为接续图6的制作工艺示意图。本实施例是提供一存储器元件，例如是具备埋入式栅极的动态随机存取存储器元件(buriedgatetypeDRAM)10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线(bitline,BL)12及字符线(wordline,WL)14的电压信号。如图2所示，其为本专利技术动态随机存取存储器元件的俯视图。动态随机存取存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘结构24，以于基底16上定义出多个主动区(activearea,AA)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存取存储器元件10的多个字符线14较佳形成于存储器区20的基底16中，是为埋入式字符线态样，多个位线12则较佳形成于存储器区20的基底16上而其他的主动元件等(图未示)则可形成在周边区。需注意的是，为简化说明，本专利技术的图2仅绘示出位在存储器区20的元件上视图并省略了位在周边区的元件。在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，例如W方向延伸，而字符线14或多条栅极(即埋入式字符线)22是形成在基底16内并穿越各主动区18及浅沟绝缘结构24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如Y方向延伸，且第二方向与第一方向相交并小于90度。另一方面，位线12是相互平行地形本文档来自技高网...

【技术保护点】
1.一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，包含：基底；沟槽；栅极介电层，共形地位于该沟槽上；功函数金属层，共形地位于该栅极介电层上；以及埋入式字符线，位于该功函数金属层上，其中该功函数金属层由钛与氮化钛组成，且该功函数金属层中该氮化钛对该钛的比例从靠近该栅极介电层的一侧往靠近该埋入式字符线的一侧逐渐增加。

【技术特征摘要】
1.一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，包含：基底；沟槽；栅极介电层，共形地位于该沟槽上；功函数金属层，共形地位于该栅极介电层上；以及埋入式字符线，位于该功函数金属层上，其中该功函数金属层由钛与氮化钛组成，且该功函数金属层中该氮化钛对该钛的比例从靠近该栅极介电层的一侧往靠近该埋入式字符线的一侧逐渐增加。2.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，还包含一硬掩模设置在该埋入式字符线上。3.如权利要求2所述的制作用于避免动态随机存取存储器单元中列锤击问题的半导体结构的方法，其中该硬掩模的材料为氮化硅。4.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该功函数金属层为N型功函数金属层。5.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该栅极介电层的材料选自氧化铪(HfO2)、硅酸铪氧化合物(HfSiO4)、硅酸铪氮氧化合物(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、钛酸锶(SrTiO3)、硅酸锆氧化合物(ZrSiO4)、锆酸铪(HfZrO4)、锶铋钽氧化物(SrBi2Ta2O9,SBT)、锆钛酸铅(PbZrxTi1-xO3,PZT)、钛酸钡锶(BaxSr1-xTiO3,BST)或是上述材料的组合。6.如权利要求1所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该埋入式字符线的材料为选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(CoWP)或是上述材料的组合。7.一种用于避免动态随机存取存储器单元中列锤击问题的半导体结构，包含：基底；沟槽；栅极介电层，共形地位于该沟槽上；N型功函数金属层，共形地位于该栅极介电层上；氮化钛层，共形地位于该N型功函数金属层上；以及埋入式字符线，位于该氮化钛层上。8.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，还包含一硬掩模设置在该埋入式字符线上。9.如权利要求8所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该硬掩模的材料为氮化硅。10.如权利要求7所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该功函数金属层为N型功函数金属层。11.如权利要求10所述的用于避免动态随机存取存储器单元中列锤击问题的半导体结构，其中该N型功函数...

【专利技术属性】
技术研发人员：蔡志杰，陈品宏，陈姿洁，郑存闵，陈意维，黄信富，许启茂，邹世芳，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71