半导体封装制造技术

本发明专利技术实施例提供一种半导体封装。所述半导体封装包括芯片、模制化合物、及介电层。所述芯片上具有连接件。所述模制化合物包封所述芯片，其中所述模制化合物的表面实质上低于所述芯片的有源表面。所述介电层设置在所述芯片及所述模制化合物之上，其中所述介电层具有平的表面，且所述介电层的材料不同于所述模制化合物的材料。

【技术实现步骤摘要】
半导体封装
本专利技术实施例涉及一种半导体封装。
技术介绍
正在对用于晶片级封装的三维集成技术进行开发，以满足高密度集成封装对尺寸减小、高性能内连线、及异构集成(heterogeneousintegration)的需求。
技术实现思路
根据本专利技术的实施例，半导体封装包括芯片、模制化合物、及介电层。所述芯片上具有连接件。所述模制化合物包封所述芯片，其中所述模制化合物的表面实质上低于所述芯片的有源表面。所述介电层设置在所述芯片及所述模制化合物之上，其中所述介电层具有平的表面，且所述介电层的材料不同于所述模制化合物的材料。附图说明结合附图阅读以下详细说明，会最佳地理解本专利技术的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。图1A到图1I是根据本专利技术一些示例性实施例在半导体封装的制造方法中的各种阶段的示意性剖视图。图2是说明根据本专利技术一些示例性实施例的半导体封装的示意性剖视图。图3A到图3H是根据本专利技术一些示例性实施例在半导体封装的制造方法中的各种阶段的示意性剖视图。图4是说明根据本专利技术一些示例性实施例的半导体封装的示意性剖视图。图5是说明根据本专利技术一些示例性实施例的半导体封装的示意性剖视图。图6是说明根据本专利技术一些示例性实施例的半导体封装的示意性剖视图。图7A到图7F是根据本专利技术一些示例性实施例在半导体封装的制造方法中的各种阶段的示意性剖视图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实例以简化本专利技术。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本专利技术可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所说明的相似或不同的元件或特征，且可依据存在的次序或说明的上下文而互换地使用。图1A到图1I是根据一些示例性实施例在半导体封装的制造方法中的各种阶段的示意性剖视图。在示例性实施例中，所述半导体制造方法是封装工艺的一部分。在一些实施例中，示出两个芯片或管芯来表示晶片的多个芯片或管芯，且示出一个或多个封装10来表示在所述半导体制造方法之后获得的多个半导体封装。参照图1A，在一些实施例中，提供上面涂布有缓冲层104的载体102，载体102可为玻璃载体或任何适用于为半导体封装的制造方法承载半导体晶片或重构晶片(reconstitutedwafer)的载体。在一些实施例中，缓冲层104包括剥离层，且所述剥离层的材料可为任何适用于将载体102与设置在载体102上的上方层或晶片接合及剥离的材料。在一些实施例中，缓冲层104例如包括光/热转换(light-to-heatconversion，“LTHC”)层，且此种层允许通过施加激光辐照来在室温下从载体进行剥离。参照图1A，在一些实施例中，缓冲层104包括由介电材料制成的介电层，所述介电材料包括苯环丁烷(benzocyclobutene，“BCB”)、聚苯并恶唑(polybenzooxazole，“PBO”)、或任何其他适合的聚合物系介电材料。在某些实施例中，在缓冲层104上形成晶种层106。在一些实施例中，晶种层106包括通过溅镀或沉积而形成的一个或多个金属层。参照图1B，在一些实施例中，在载体102之上的缓冲层104上形成层间通孔(throughinterlayervia；“TIV”)120。在一些实施例中，层间通孔120是集成扇出型(integratedfan-out，“InFO”)通孔。在一些实施例中，各层间通孔120可具有不同的高度。在一些实施例中，形成层间通孔120包括：在晶种层106上形成具有局部地暴露出晶种层106的开口的掩模图案(图中未示出)，接着通过电镀或沉积来形成填满所述开口的金属材料(图中未示出)，并移除所述掩模图案以在晶种层106上形成层间通孔120。使用层间通孔120作为掩模来将晶种层106局部地移除或图案化，以使位于层间通孔120与缓冲层104之间的晶种层106得以保留。晶种层106的材料依据稍后形成的层间通孔的材料而变化。在某些实施例中，晶种层106(图1A中)是通过在载体102上的缓冲层104之上循序地溅镀出钛层及铜晶种层(图中未示出)来形成，而层间通孔120是随后通过电镀出金属材料(例如铜或铜合金)以填充掩模图案的开口来形成。在一些实施例中，铜晶种层与缓冲层104之间形成有钛层。然而，应了解，本专利技术的范围并非仅限于以上所公开的材料及说明。参照图1C，提供第一芯片130，并将其设置在载体102上暴露出的缓冲层104上。在示例性实施例中，第一芯片130可包括相同类型的芯片或不同类型的芯片，且可为数字芯片、模拟芯片、或混合信号芯片，例如专用集成电路(application-specificintegratedcircuit，“ASIC”)芯片、传感器芯片、无线与射频芯片、存储器芯片、逻辑芯片、或电压调节器芯片。在一些实施例中，第一芯片130包括位于有源表面130a上的焊盘132、及位于焊盘132上的金属柱134。在一些实施例中，可在金属柱134与层间通孔120之间形成高度差。在示例性实施例中，焊盘132是铝接触焊盘。在一个实施例中，金属柱134是从有源表面130a到金属柱134自身的顶表面测量具有例如介于从约20微米到约25微米范围内的高度的铜柱或铜合金柱。在某些实施例中，如图1C中所示，可进一步包括焊料136，且焊料136设置在金属柱134的顶部上，其中焊盘132、金属柱134、及焊料136被共同地称为连接件。在某些实施例中，将第一芯片130的背侧贴合到载体102，且为更好地进行贴合，可在第一芯片130的背侧与缓冲层104之间设置管芯贴合膜110。在一些实施例中，在将第一芯片130放置在载体102上之前，位于第一芯片130上的金属柱134以及焊料136是不被覆盖的(即，未被模制或包封的裸露管芯)，且将管芯贴合膜110贴合到第一芯片130的背侧。在一些实施例中，将第一芯片130放置在载体102之上并排列在层间通孔120旁边(在由层间通孔环绕的区域内)。在一些实施例中，如图1C中所示，虚线表示在后续切割工艺中整个封装100的切割线，并且层间通孔120中的某些层间通孔120被排列成靠近切割线但不位本文档来自技高网...

【技术保护点】
1.一种半导体封装，其特征在于，包括：芯片，所述芯片上具有连接件；模制化合物，包封所述芯片，其中所述模制化合物的表面实质上低于所述芯片的有源表面；以及介电层，设置在所述芯片及所述模制化合物之上，其中所述介电层具有平的表面，且所述介电层的材料不同于所述模制化合物的材料。

【技术特征摘要】
2017.05.19 US 15/599,4801.一种半导体封装，其特征在于，包括：芯片，所述芯片上具有连接件；模制化合物，包封所述...

【专利技术属性】
技术研发人员：林志伟，陈星兆，谢静华，余振华，刘重希，陈孟泽，邱圣翔，翁圣丰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71