半导体装置制造方法及图纸

一种半导体装置包括衬底。衬底被III‑V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III‑V族化合物半导体层。

【技术实现步骤摘要】
半导体装置
技术介绍
III/V族化合物半导体(一般称为III-V族化合物半导体)近年来因其在电子及光电子装置中的良好应用前景而受到大量研究。此类III-V族化合物半导体的大的能带隙及高的电子饱和速度使得其成为用于高温、高速率、及/或高功率电子/光电子应用中的优异候选者。采用此类III-V族化合物半导体的电子装置的各种实例包括高电子迁移率晶体管(highelectronmobilitytransistor，HEMT)及其他异质结双极型晶体管(heterojunctionbipolartransistor)。采用此类III-V族化合物半导体的光电子装置的各种实例包括蓝色发光二极管(lightemittingdiode，LED)、激光二极管、及紫外(UV)光检测器。一般来说，此类装置形成在一个或多个外延生长的III-V族化合物半导体(例如，氮化钾(GaN))膜上，所述膜因硅与其他生长衬底相比具有较低成本且具有加工兼容性而生长于晶片级IV族半导体衬底(例如，硅晶片)上。在通常包括数百万个晶粒的晶片上的各晶粒中形成所述装置之后，执行例如至少一种晶粒准备工艺(例如，锯切工艺、激光切割工艺等)，以使所述各晶粒彼此“分离”，以形成个别的半导体芯片。因此，各半导体芯片可单独封装。然而，所述分离工艺可对每一晶粒的一个或多个外延生长的III-V族化合物半导体膜造成各种类型的机械损伤(例如，断裂、分层等)，此继而使得产率劣化及/或晶粒上已形成的装置的性能劣化。
技术实现思路
本专利技术实施例提供一种半导体装置包括衬底。衬底被III-V族化合物半导体层上覆。衬底包括电路区及密封环区。密封环区环绕电路区。密封环结构设置在密封环区中。密封环结构包括环绕电路区的第一通孔结构。第一通孔结构延伸穿过衬底的一部分及III-V族化合物半导体层。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，各种特征未必按比例绘制。实际上，为清晰地论述起见，可任意增大或减小各种特征的尺寸及几何形状。图1说明根据一些实施例，一种形成半导体装置的方法的实施例的流程图。图2、图3、图4B、图5、图6、图7、图8、及图9B说明根据一些实施例，由图1所示的方法制成的示例性半导体装置在各种制造阶段期间的剖视图。图4A及图9A分别说明根据一些实施例图4B及图9B的对应俯视图。具体实施方式以下公开内容阐述了用于实作主题的不同特征的各种示例性实施例。下文阐述组件及配置的具体实例以简化本
技术实现思路
。当然这些组件及配置仅为实例且并非旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本
技术实现思路
可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的方向外还囊括装置在使用或操作中的不同方向。装置可具有其他方向(旋转90度或其他方向)，且本文中所引用的与空间相关的描述语可同样相应地进行解释。本专利技术实施例内容提供包括密封环结构的半导体装置的各种实施例，所述密封环结构用于在一个或多个晶粒准备工艺中保护半导体装置、更具体来说半导体装置的被所述密封环结构环绕的有源电路组件(例如，晶体管)免受上述机械损伤。在一些实施例中，此种密封环结构可用于在晶粒准备工艺及/或一些后续封装工艺期间进一步保护半导体装置免受湿气降解、离子污染。在一些实施例中，此种半导体装置可形成于至少一个III-V族化合物半导体(例如，GaN)层上，所述层设置于(例如，外延生长于)通过晶粒准备工艺而自硅晶片单个化的各硅芯片(通常称为“硅晶粒”)上。因此，半导体装置的有源电路组件可包括各种GaN基装置，例如GaN基高压晶体管、GaN基发光二极管(LED)、GaN基高电子迁移率晶体管(HEMT)等。在一些实施例中，所公开的密封环结构包括壁结构以及进一步环绕所述壁结构的贯穿GaN通孔(through-GaN-via，TGV)结构，所述壁结构紧密环绕半导体装置的有源电路组件。在一些实施例中，在半导体装置的各有源电路组件形成于电路区中之后但在上述晶粒准备工艺之前，每一半导体装置的壁结构及TGV结构形成于密封环区中。换言之，包括相应有源电路组件及密封环结构的多个此类半导体装置可形成于晶片(例如，硅晶片)上的相应区域中，且随后执行一个或多个晶粒准备工艺以单个化每一所述半导体装置。因此，所公开的包括壁结构及TGV结构的密封环结构可有利地提供至少两个抵御在一个或多个晶粒准备工艺期间可发生的任何机械损伤的保护层。图1说明根据本专利技术实施例内容一个或多个实施例的一种形成半导体装置的方法100的流程图。应注意，方法100仅为实例，且并非旨在限制本公开内容。在一些实施例中，半导体装置是GaN基装置的至少一部分。本文中使用的用语“GaN基装置”是指包括至少一个由GaN(或类似物)材料形成的组件的半导体装置。在本专利技术实施例内容中所述的GaN基装置是指任意GaN基半导体装置，例如GaN基晶体管、GaN基二极管等。然而，应注意，方法100并不限于制作此种GaN基装置。也就是说，在保持处于本专利技术实施例内容的范围内的同时，方法100可用于制作多种IV族半导体(例如，硅(Si))系装置及III-V族化合物半导体(例如，砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)、砷化铟镓(InGaAs)、或其组合)基装置中的任一者。也应注意，图1所示的方法不会生成完整的GaN基装置。可利用互补型金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)技术处理来制造完整的GaN基装置。因此，应理解，在图1所示方法100之前、在图1所示方法100期间、及在图1所示方法100之后可提供额外操作步骤，且本文中可能仅扼要地阐述某些其他操作步骤。在一些实施例中，方法100以操作步骤102开始，在操作步骤102中提供硅晶片。方法100继续进行操作步骤104，在操作步骤104中，在硅晶片上形成一个或多个GaN相关层。方法100继续进行操作步骤106，在操作步骤106中，在一个或多个GaN相关层中的相应区域中局部地形成一个或多个GaN基装置，其中每一区域包括一个相应的电路区及环绕所述电路区的一个相应密封环区。在一些实施例中，在操作步骤106处，每一局部成型GaN基装置包括形成于相应电路区中的一个或多个有源电路组件。方法100继续进行操作步骤108，在操作步骤108中，在硅晶片上的一个或多个局部成型GaN基装置的密封环区及电路区上方形成介电层。方法100继续进行操作步骤110，在操作步骤110中，针对每一局部成型GaN基装置形成在密封环区中延伸穿过介电层的壁结构本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：衬底，被III‑V族化合物半导体层上覆，所述衬底包括电路区及密封环区，所述密封环区环绕所述电路区；以及密封环结构，设置在所述密封环区中，其中所述密封环结构包括环绕所述电路区的第一通孔结构，所述第一通孔结构延伸穿过所述衬底的一部分及所述III‑V族化合物半导体层。

【技术特征摘要】
2017.05.18 US 15/598,6441.一种半导体装置，其特征在于，包括：衬底，被III-V族化合物半导体层上覆，所述衬底包括电路区及密封...

【专利技术属性】
技术研发人员：张铭宏，褚伯韬，王升平，郭建利，陈仲诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71