半导体装置的制作方法制造方法及图纸

本发明专利技术实施例提供材料组分与其应用方法，包括提供底漆材料，其包括：表面作用力增进组分以及可交联组分。在底漆材料上进行交联处理。可交联组分自我交联以形成交联的底漆材料。在交联的底漆材料上进行至少一处理工艺时，交联的底漆材料可保护下方层。

【技术实现步骤摘要】
半导体装置的制作方法
本专利技术实施例关于制作半导体的方法，更特别关于用于制备基板的目标表面以进行后续处理的材料组分。
技术介绍
电子产业对较小与较快的电子装置的需求增加，且电子装置同时提供大量的复杂功能。综上所述，半导体产业的持续趋势为制作低成本、高效能、与低能耗的集成电路。通过缩小半导体的集成电路尺寸(如最小结构尺寸)可达这些远程目标，进而改良产能与降低相关成本。然而缩小尺寸也会增加集成电路制作工艺的复杂性。为了实现半导体集成电路与装置单元的持续进展，需要在半导体制作工艺与技术上具有类似进展。举例来说，在图案尺寸缩小时，即将进行处理的表面条件会影响装置的品质与可信度。此外，对表面进行后续处理如蚀刻、清洁、沉积层状物于其上时，应依需求维持表面特性以适于后续处理。在一例中，许多加工步骤关于形成薄膜材料于基板或晶片上及处理薄膜。在形成上述材料时，表面上的缺陷、不规则、与污染可能破坏处理，且可能大幅地影响产率与装置效能。现有技术仍未完全适用于所有方面。
技术实现思路
本专利技术一实施例提供的半导体装置的制作方法，包括：提供基板；沉积底漆材料于基板上，其中底漆材料包括：表面作用力增进组分；以及可交联组分；对底漆材料进行交联工艺，其中可交联组分自我交联以形成交联的底漆材料；以及在含有交联的底漆材料于其上的基板上，进行至少一半导体装置的加工。附图说明图1系本专利技术一或多个实施例中，制作半导体装置的方法的流程图，其包含施加底漆材料。图2A、3A、4A、6A、与7A系图1的方法的例示性实施例的多种中间步骤中，半导体结构的剖视图。图2B、3B、4B、6B、与7B系图1的方法的例示性实施例的多种中间步骤中，半导体结构的剖视图。图5系一些实施例中，在交联步骤之前与之后的材料组分。图8系一些实施例中，在交联步骤与分解步骤之后的材料组分。图9系本专利技术一或多个实施例中，底漆材料的可交联组分。其中，附图标记说明如下：100方法106、108、110步骤200、200’装置202基板202A、208A目标表面204间隙206图案化结构208层状物302、402底漆材料404、404’交联制程502表面作用力增进组分504、504A可交联组分504’、504A’交联的组分504”、504A”解交联的组分506键结602层状物604曝光制程802、802’分解制程804底漆材料具体实施方式下述内容提供的不同实施例或实例可实施本揭露的不同结构。特定构件与排列的实施例系用以简化本揭露而非局限本揭露。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本揭露的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，此处的用语“基板”包含但不限于半导体基板。举例来说，基板可为半导体基板材料如硅、锗、碳化硅、硅锗、钻石、半导体化合物、或半导体合金，且基板可视情况包含一或多个磊晶层、可具有应力以增进效能、可包含绝缘层上硅基板、及/或具有其他合适的效能增进结构。然而用语“基板”与其目标表面亦可包含结构或层状物如金属层、绝缘层(如氧化硅或氮化硅)、金属氧化物层、底抗反射涂层、光阻层、及/或其他用于半导体制作工艺的合适材料形成其上，且其表面状态需能进行后续处理。值得注意的是本专利技术实施例可用于制作平面的基体金氧半场效电晶体、平面或垂直的多重栅极电晶体(比如鳍状场效电晶体装置、栅极全绕装置、Ω-栅极装置、或Π-栅极装置)、应力半导体装置、绝缘层上硅装置、部份空乏的绝缘层上硅装置、完全空乏的绝缘层上硅装置、或本
已知的其他装置。此外，下述实施例可用于形成p型及/或n型装置。本领域技术人员应理解本专利技术实施例亦有利于装置的其他实施例。本专利技术实施例关于制作半导体的方法，更特别关于用于制备基板的目标表面以进行后续处理的材料组分。在一些实施例中，材料组分可作为一般微影图案化工艺的一部份，比如依集成电路设计布局图案化的多层光阻的一或多层。在一些实施例中，可提供制备表面的方法，且表面可用于后续处理如额外材料沉积、清洁、湿蚀刻、干蚀刻、与类似工艺。对表面制备而言，半导体产业已采用金属栅极取代现有的多晶硅为主的栅极。半导体制作工艺的另一发展为蚀刻工艺，其需更具选择性、能蚀刻更复杂的膜结构、及/或提供更精细的蚀刻图案。为达上述目的与其他先进的半导体制作技术，如何使表面具有合适的反应性/非反应性与一致性是重要关键。举例来说，需改良目标表面使其具有合适的接触角(比如与水滴之间)、合适的疏水性、或合适的亲水性，以提供表面与其上的层状物之间的适当亲和力(如黏着性)，及/或在额外处理工艺(如蚀刻或清洁)中保护表面。虽然现有的半导体制作工艺已采用一些表面制备材料，但大部份的材料均具有缺点。缺点之一为后续处理如湿式工艺(有机溶剂冲洗、暴露至酸性液体、或暴露至碱性液体)或干式工艺(干蚀刻)中，会不需要地消耗表面制备材料。此消耗来自于表面于形成其上的表面制备材料之间的弱作用力。表面制备材料的消耗会露出表面，这在后续处理中属于不想要的状况。另一方面，表面制备材料的消耗会露出下方层如氧化物、金属、金属氧化物、或类似物的表面，在后续处理中有损伤下方层的风险。表面制备材料的另一缺点为难以控制及/或达到所需厚度。举例来说，单层的表面制备材料通常无法达到所需厚度。在这些状况下，表面制备材料难以或不可能作为填隙材料。综上所述，填隙不足在后续处理中有损伤下方层的风险。如此一来，一些实施例可改良上述的一或多个缺点。此处提供的一些实施例可用以产生及/或采用底漆材料，其包含所需的表面制备组分，即称作表面作用力增进组分与可交联组分。这些组分如表面作用力增进组分与可交联组分，可一起作为底漆材料。在一些实施例中，底漆材料包含表面作用力增进组分与可交联组分，其可用以控制底漆材料的厚度以达适当的填隙能力；与其施加的表面之间具有较强的作用力；并可减少或弥补不想要的底漆材料消耗以保护底漆材料的下方层。下述内容将说明采用多种底漆材料组分的多种方法，然而应理解类似的方法与组分亦可用于其他材料与制程。与现有技术相较，本专利技术实施例具有一些优点，但应理解其他实施例可提供不同的优点，下述内容不需说明所有优点，且所有实施例不必具有特定优点。如图1所示的例子，制作装置如半导体装置的方法100采用本专利技术实施例的底漆材料。值得注意的是，在方法100之前、之中、与之后可具有额外步骤，且方法的额外实施例可取代、省略、或调换一些步骤。应注意的是方法100仅用以说明，而非局限本专利技术说明书及权利要求书未实际限缩的内容。方法100将搭配图2A至9进行说明。方法100的步骤102提供目标表面。目标表面可为下述多种组分的一或多者：介电物、金属、半导体、聚合物如光阻、硬遮罩材料、底抗反射涂层、及/或其他合适表面。目标表面可为半导体基板(如硅晶片)本身的表面，或者形成于本文档来自技高网...

【技术保护点】
1.一种半导体装置的制作方法，包括：提供一基板；沉积一底漆材料于该基板上，其中该底漆材料包括：一表面作用力增进组分；以及一可交联组分；对该底漆材料进行交联处理，其中该可交联组分自我交联以形成一交联的底漆材料；以及在含有该交联的底漆材料于其上的该基板上，进行至少一半导体装置的处理工艺。

【技术特征摘要】
2017.05.19 US 15/599,8511.一种半导体装置的制作方法，包括：提供一基板；沉积一底漆材料于该基板上，其中该底漆材料包括：...

【专利技术属性】
技术研发人员：赖韦翰，张庆裕，林进祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71