一种SiGe材料CMOS器件制造技术

本实用新型专利技术涉及一种SiGe材料CMOS器件，包括：Si1‑xGex/Si虚衬底、Si1‑xGex沟道层、介质层、隔离区、N阱区、PMOS区域和NMOS区域；其中，Si1‑xGex沟道层设置于Si1‑xGex/Si虚衬底表面上；介质层设置于Si1‑xGex沟道层上；隔离区设置于Si1‑xGex沟道层和介质层内；N阱区设置于Si1‑xGex沟道层内；PMOS区域和NMOS区域分别设置于隔离区的两侧且PMOS区域设置于N阱区上。本实用新型专利技术提供的CMOS器件以Si1‑xGex材料为CMOS器件沟道，其NMOS界面特性好，载流子迁移率高，PMOS载流子迁移率显著高于Si器件，器件工作速度高，频率特性好；且其制备工艺均与现有Si工艺兼容，在工艺制造、降低成本方面具有十分明显的优势。

【技术实现步骤摘要】
一种SiGe材料CMOS器件
本技术涉及集成电路
，特别涉及一种SiGe材料CMOS器件。
技术介绍
自从集成电路问世以来，一直以摩尔定律向前高速发展，一块集成电路上可容纳的晶体管数目每18个月增加一倍，性能提升一倍，但价格降低一半。目前，摩尔定律仍然发挥着作用，指导集成电路向前发展。然而随着微电子技术的快速发展，器件特征尺寸不断缩小，电路速度不断加快，静态漏电，短沟道效应、迁移率退化、功率密度增大等物理极限使器件性能不断恶化，集成电路逐渐趋近其物理和工艺极限，传统硅基器件和工艺逐渐显示出其缺陷与不足，使得摩尔定律无法继续发展下去。集成电路主要由CMOS组成，而CMOS是由互补的NMOS和PMOS组成。集成电路的速度与MOS器件的载流子迁移率息息相关，而器件的尺寸又与集成电路的面积息息相关，如何提高MOS器件的沟道迁移率，缩小器件的尺寸是集成电路发展所急需解决的问题。为了解决芯片速度与面积的问题，引入新型的高迁移率材料是目前大规模集成电路研究的关键解决方案。因此。制备体积更小、器件驱动能力更强，器件工作速度和电路工作频率更快的CMOS器件变的越来越重要。
技术实现思路
为了提高CMOS器件的性能，本技术提供了一种SiGe材料CMOS器件；本技术要解决的技术问题通过以下技术方案实现：本技术的实施例提供了一种SiGe材料CMOS器件，包括：Si1-xGex/Si虚衬底101、Si1-xGex沟道层102、介质层103、隔离区104、N阱区105、PMOS区域106和NMOS区域107；其中，所述Si1-xGex沟道层102设置于所述Si1-xGex/Si虚衬底101表面上；所述介质层103设置于所述Si1-xGex沟道层102上；所述隔离区104设置于所述Si1-xGex沟道层102和所述介质层103内；所述N阱区105设置于所述Si1-xGex沟道层102内；所述PMOS区域106和所述NMOS区域107分别设置于所述隔离区104的两侧且所述PMOS区域106设置于所述N阱区105上。在本技术的一个实施例中，还包括钝化层108，所述钝化层108设置于所述介质层103上。在本技术的一个实施例中，所述Si1-xGex/Si虚衬底101由下往上包括Si衬底1011和Si1-xGex外延层1012，利用激光再晶化工艺处理所述Si衬底1011和所述Si1-xGex外延层1012后形成所述Si1-xGex/Si虚衬底101。在本技术的一个实施例中，所述Si1-xGex外延层中x取值范围为0.7～0.9。在本技术的一个实施例中，所述Si1-xGex外延层的厚度为450～500nm。在本技术的一个实施例中，所述PMOS区域106包括PMOS源区、PMOS漏区、PMOS栅极、PMOS源区电极及PMOS漏区电极；其中，所述PMOS源区和所述PMOS漏区设置于所述N阱区105内，所述PMOS栅极设置于所述N阱区105上。在本技术的一个实施例中，所述NMOS区域107包括NMOS源区、NMOS漏区、NMOS栅极、NMOS源区电极及NMOS漏区电极；其中，所述NMOS源区和所述NMOS漏区设置于所述Si1-xGex沟道层102内，所述NMOS栅极设置于所述Si1-xGex沟道层102上。与现有技术相比，本技术具有以下有益效果：1、本技术以Si1-xGex材料为CMOS器件沟道，其NMOS界面特性好，载流子迁移率高，PMOS载流子迁移率显著高于Si器件，器件工作速度高，频率特性好；2、本技术提供的Si1-xGex/Si虚衬底可以在不增加衬底厚度的情况下有效降低Si1-xGex/Si虚衬底的位错密度和表面粗糙度；3、本技术提供的CMOS器件，制备工艺均与现有Si工艺兼容，在工艺制造、降低成本方面具有十分明显的优势。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过以下参考附图的详细说明，本技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。图1为本技术实施例提供的一种SiGe材料CMOS器件结构示意图；图2a-图2x为本技术实施例提供的一种SiGe材料CMOS器件的制备工艺流程图；图3为本技术实施例提供的一种激光再晶工艺方法示意图。具体实施方式下面结合具体实施例对本技术做进一步详细的描述，但本技术的实施方式不限于此。实施例一请参见图1，图1为本技术实施例提供的一种SiGe材料CMOS器件结构示意图，包括：Si1-xGex/Si虚衬底101、Si1-xGex沟道层102、介质层103、隔离区104、N阱区105、PMOS区域106和NMOS区域107；其中，所述Si1-xGex沟道层102设置于所述Si1-xGex/Si虚衬底101表面上；所述介质层103设置于所述Si1-xGex沟道层102上；所述隔离区104设置于所述Si1-xGex沟道层102和所述介质层103内；所述N阱区105设置于所述Si1-xGex沟道层102内；所述PMOS区域106和所述NMOS区域107分别设置于所述隔离区104的两侧且所述PMOS区域106设置于所述N阱区105上。进一步地，还包括钝化层108，所述钝化层108设置于所述介质层103上。进一步地，所述Si1-xGex/Si虚衬底101由下往上包括Si衬底1011和Si1-xGex外延层1012，利用激光再晶化工艺处理所述Si衬底1011和所述Si1-xGex外延层1012后形成所述Si1-xGex/Si虚衬底101。具体地，所述激光再晶化工艺为利用激光照射所述Si衬底1011上的所述Si1-xGex外延层1012，使所述Si1-xGex外延层1012熔化再结晶，其中，激光波长为795nm，激光功率密度为2.85kW/cm2，激光光斑尺寸10mm×1mm，激光移动速度为20mm/s。优选地，所述Si1-xGex外延层中x取值范围为0.7～0.9；优选地，所述Si1-xGex外延层的厚度为450～500nm。其中，所述Si1-xGex沟道层102为P型Si1-xGex沟道层，掺杂浓度为1×1016～5×1016cm-3。优选地，所述Si1-xGex沟道层102的厚度为900～950nm。具体地，所述PMOS区域106包括PMOS源区、PMOS漏区、PMOS栅极、所述PMOS源区电极及所述PMOS漏区电极；其中，所述PMOS源区和所述PMOS漏区设置于所述N阱区105内，所述PMOS栅极设置于所述N阱区105上。具体地，所述NMOS区域107包括NMOS源区、NMOS漏区、NMOS栅极、所述NMOS源区电极及所述NMOS漏区电极；其中，所述NMOS源区和所述NMOS漏区设置于所述Si1-xGex沟道层102内，所述NMOS栅本文档来自技高网...

【技术保护点】
1.一种SiGe材料CMOS器件，其特征在于，包括：Si1‑xGex/Si虚衬底(101)、Si1‑xGex沟道层(102)、介质层(103)、隔离区(104)、N阱区(105)、PMOS区域(106)和NMOS区域(107)；其中，所述Si1‑xGex沟道层(102)设置于所述Si1‑xGex/Si虚衬底(101)表面上；所述介质层(103)设置于所述Si1‑xGex沟道层(102)上；所述隔离区(104)设置于所述Si1‑xGex沟道层(102)和所述介质层(103)内；所述N阱区(105)设置于所述Si1‑xGex沟道层(102)内；所述PMOS区域(106)和所述NMOS区域(107)分别设置于所述隔离区(104)的两侧且所述PMOS区域(106)设置于所述N阱区(105)上。

【技术特征摘要】
1.一种SiGe材料CMOS器件，其特征在于，包括：Si1-xGex/Si虚衬底(101)、Si1-xGex沟道层(102)、介质层(103)、隔离区(104)、N阱区(105)、PMOS区域(106)和NMOS区域(107)；其中，所述Si1-xGex沟道层(102)设置于所述Si1-xGex/Si虚衬底(101)表面上；所述介质层(103)设置于所述Si1-xGex沟道层(102)上；所述隔离区(104)设置于所述Si1-xGex沟道层(102)和所述介质层(103)内；所述N阱区(105)设置于所述Si1-xGex沟道层(102)内；所述PMOS区域(106)和所述NMOS区域(107)分别设置于所述隔离区(104)的两侧且所述PMOS区域(106)设置于所述N阱区(105)上。2.根据权利要求1所述的SiGe材料CMOS器件，其特征在于，还包括钝化层(108)，所述钝化层(108)设置于所述介质层(103)上。3.根据权利要求1所述的SiGe材料CMOS器件，其特征在于，所述Si1-xGex/Si虚衬底(101)由下往上包括Si衬底(1011)和Si1-xGex外...

【专利技术属性】
技术研发人员：尹晓雪，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：新型
国别省市：陕西,61