当前位置: 首页 > 专利查询>清华大学专利>正文

半导体器件制造技术

技术编号:19648304 阅读:51 留言:0更新日期:2018-12-05 20:58
一半导体器件,该半导体器件包括:一栅极及一绝缘层,所述绝缘层设置于栅极的表面;一第一碳纳米管及一第二碳纳米管,所述第一碳纳米管和第二碳纳米管间隔设置于绝缘层的表面;一P型半导体层及一N型半导体层,所述P型半导体层覆盖第一碳纳米管,并设置于绝缘层的表面,所述N型半导体层覆盖第二碳纳米管,并设置于绝缘层的表面;一导电膜,所述导电膜设置于P型半导体层和N型半导体层的表面,其中,P型半导体层位于导电膜和第一碳纳米管之间,N型半导体层位于导电膜和第二碳纳米管之间。

semiconductor device

The semiconductor device includes a gate and an insulating layer, the insulating layer is arranged on the surface of the gate, a first carbon nanotube and a second carbon nanotube, the first carbon nanotube and the second carbon nanotube are spaced on the surface of the insulating layer, a P-type semiconductor layer and a N-type semiconductor layer, the P-type semiconductor layer. The N-type semiconductor layer covers the first carbon nanotube and is arranged on the surface of the insulation layer. The N-type semiconductor layer covers the second carbon nanotube and is arranged on the surface of the insulation layer. A conductive film is arranged on the surface of the P-type semiconductor layer and the N-type semiconductor layer, in which the P-type semiconductor layer is located on the conductive film and the first carbon nanometer. The N-type semiconductor layer is located between the conductive film and the second carbon nanotube.

【技术实现步骤摘要】
半导体器件
本专利技术涉及一种半导体器件。
技术介绍
近年来,范德华异质结是最近两年的新兴研究领域。范德华异质结通过将具有不同性质(电学以及光学等)的二维材料堆到一起,可以实现对组合而成的“新”材料的性质进行人工调控;由于层间弱的范德华作用力,相邻的层间不再受晶格必须相匹配的限制;并且,由于没有成分过渡,所形成的异质结具有原子级陡峭的载流子(势场)梯度;由于以过渡金属双硫族化物为代表的非石墨烯二维层状材料通常可以形成二类能带关系,因此以它们为基础搭建的异质结具有非常强的载流子分离能力;此外,由于超薄的厚度以及特殊的二维结构,使其具有强的栅极响应能力,以及与传统微电子加工工艺和柔性基底相兼容的特性。
技术实现思路
本专利技术提供了新型的含有范德华异质结的半导体器件。一半导体器件,该半导体器件包括:一栅极,该栅极为一层状结构;一绝缘层,所述绝缘层设置于栅极的表面;一第一碳纳米管及一第二碳纳米管,所述第一碳纳米管和第二碳纳米管间隔设置于绝缘层的表面;一P型半导体层及一N型半导体层,所述P型半导体层覆盖第一碳纳米管,并设置于绝缘层的表面,所述N型半导体层覆盖第二碳纳米管,并设置于绝缘层的表面;一导电膜,所述导电膜设置于P型半导体层和N型半导体层的表面,其中,P型半导体层位于导电膜和第一碳纳米管之间,N型半导体层位于导电膜和第二碳纳米管之间;一第一电极,该第一电极与第一碳纳米管电连接;一第二电极,该第二电极与第二碳纳米管电连接;以及一第三电极,该第三电极与导电膜电连接。相较于现有技术,本专利技术提供了一种新型的半导体器件,该半导体器件在未来的纳米电子学和纳米光电子学领域具有巨大的应用潜力。附图说明图1为本专利技术实施例提供的半导体器件的立体结构示意图。图2为本专利技术实施例提供的半导体器件的侧视示意图。图3为本专利技术实施例提供的半导体器件在用CMOS工作时的特征曲线图。主要元件符号说明半导体器件100栅极102绝缘层104第一碳纳米管106第二碳纳米管108P型半导体层110N型半导体层112导电膜114第一电极116第二电极118第三电极120第一多层立体结构122第二多层立体结构124如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式以下将结合附图及具体实施例对本专利技术的半导体器件作进一步的详细说明。请参阅图1及图2,本专利技术第一实施例提供一种半导体器件100。该半导体器件100包括:一栅极102、一绝缘层104,一第一碳纳米管106、一第二碳纳米管108、一P型半导体层110、一N型半导体层112、一导电膜114、一第一电极116、一第二电极118及一第三电极120。所述栅极102为一层状结构。所述绝缘层104设置于栅极102的表面。所述第一碳纳米管106和第二碳纳米管108间隔设置于绝缘层104的表面。所述P型半导体层110覆盖第一碳纳米管106,并设置于绝缘层104的表面。所述N型半导体层112覆盖第二碳纳米管108,并设置于绝缘层104的表面。所述导电膜114设置于P型半导体层110和N型半导体层112的表面。所述P型半导体层110位于导电膜114和第一碳纳米管106之间。所述N型半导体层112位于导电膜114和第二碳纳米管108之间。所述第一电极116与第一碳纳米管106电连接。所述第二电极118与第二碳纳米管108电连接。所述第三电极120与导电膜114电连接。所述栅极102由导电材料组成,该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。本实施例中,所述栅极102为一层状结构,绝缘层104设置于栅极102的表面,所述第一碳纳米管106、第二碳纳米管108、P型半导体层110、N型半导体层112、导电膜114、第一电极116及第二电极118均设置于绝缘层104的表面,并由栅极102和绝缘层104支撑。所述绝缘层104的材料为绝缘材料,其厚度可以为1纳米~100微米。所述绝缘层104使第一碳纳米管106、第二碳纳米管108、P型半导体层110以及N型半导体层112与所述栅极102间隔绝缘设置。本实施例中,绝缘层104的材料为氧化硅。所述第一碳纳米管106或第二碳纳米管108为金属型的碳纳米管。第一碳纳米管106或第二碳纳米管108的直径不限,可以为0.5纳米~150纳米,在某些实施例中,第一碳纳米管106或第二碳纳米管108的直径可以为1纳米~10纳米。优选地,第一碳纳米管106和第二碳纳米管108均为单壁碳纳米管,其直径为1纳米~5纳米。本实施例中,第一碳纳米管106和第二碳纳米管108均为金属型单壁碳纳米管,其直径为1纳米。本专利技术中,所述第一碳纳米管106和第二碳纳米管108直接设置在绝缘层104表面,第一碳纳米管106和第二碳纳米管108靠近栅极102,导电膜114远离栅极102,导电膜114不会在P型半导体层110和栅极102之间或者N型半导体层112与栅极102之间产生屏蔽效应,影像半导体器件100的实际应用。第一碳纳米管106和第二碳纳米管108并列设置于绝缘层104的表面,其之间的距离不限,可以根据实际应用进行调整。在一些实施例中,第一碳纳米管106和第二碳纳米管108之间的距离可以为1纳米~1厘米。第一碳纳米管106和第二碳纳米管108之间的角度不限,可以相互平行或者成一定角度设置,只需确保第一碳纳米管106和第二碳纳米管108之间互不接触。所述P型半导体层110或N型半导体层112为一二维结构的半导体层。所述二维结构即半导体层的厚度较小,半导体层的厚度为1纳米~100纳米,优选地,所述P型半导体层110或N型半导体层112的厚度为1纳米~50纳米。所述P型半导体层110或N型半导体层112可以仅包括一层半导体材料,即所述P型半导体层110或N型半导体层112为一个单层的结构。所述P型半导体层110或N型半导体层112的材料不限,可以为无机化合物半导体、元素半导体或有机半导体材料,如:砷化镓、碳化硅、多晶硅、单晶硅或萘等。N型半导体层112的材料为N型半导体材料。P型半导体层110的材料为P型半导体材料。本实施例中,N型半导体层112的材料为硫化钼(MoS2),其厚度为37纳米,P型半导体层110的材料为硒化钨(WSe2),其厚度为22纳米。所述P型半导体层110和N型半导体层112间隔设置,互不接触。所述P型半导体层110覆盖第一碳纳米管106后直接设置在绝缘层104的表面。所述N型半导体层112覆盖第二碳纳米管108后直接设置在绝缘层104的表面。所述导电膜114的材料为导电材料,可以为金属、导电聚合物或ITO。导电膜114直接沉积在P型半导体层110和N型半导体层112的远离绝缘层104的表面,导电膜114跨过P型半导体层110和N型半导体层112。由于导电膜114P半导体层110和N型半导体层112间隔设置,其间隔处的导电膜114可以设置于绝缘层104的表面。即导电膜114可以看成分成三部分,一部分位于P型半导体层110远离绝缘层104的表面;一部分位于N型半导体层112远离绝缘层104的表面;另一部分位于P型半导体层110和N型半导体层112之间,设置于绝缘层104的表面。导电膜114沉积本文档来自技高网...

【技术保护点】
1.一种半导体器件,其包括:一栅极,该栅极为一层状结构;一绝缘层,所述绝缘层设置于栅极的表面;一第一碳纳米管及一第二碳纳米管,所述第一碳纳米管和第二碳纳米管间隔设置于绝缘层的表面;一P型半导体层及一N型半导体层,所述P型半导体层覆盖第一碳纳米管,并设置于绝缘层的表面,所述N型半导体层覆盖第二碳纳米管,并设置于绝缘层的表面;一导电膜,所述导电膜设置于P型半导体层和N型半导体层的表面,其中,P型半导体层位于导电膜和第一碳纳米管之间,N型半导体层位于导电膜和第二碳纳米管之间;一第一电极,该第一电极与第一碳纳米管电连接;一第二电极,该第二电极与第二碳纳米管电连接;以及一第三电极,该第三电极与导电膜电连接。

【技术特征摘要】
1.一种半导体器件,其包括:一栅极,该栅极为一层状结构;一绝缘层,所述绝缘层设置于栅极的表面;一第一碳纳米管及一第二碳纳米管,所述第一碳纳米管和第二碳纳米管间隔设置于绝缘层的表面;一P型半导体层及一N型半导体层,所述P型半导体层覆盖第一碳纳米管,并设置于绝缘层的表面,所述N型半导体层覆盖第二碳纳米管,并设置于绝缘层的表面;一导电膜,所述导电膜设置于P型半导体层和N型半导体层的表面,其中,P型半导体层位于导电膜和第一碳纳米管之间,N型半导体层位于导电膜和第二碳纳米管之间;一第一电极,该第一电极与第一碳纳米管电连接;一第二电极,该第二电极与第二碳纳米管电连接;以及一第三电极,该第三电极与导电膜电连接。2.如权利要求1所述的半导体器件,其特征在于,所述第一碳纳米管和第二碳纳米管为金属型碳纳米管。3.如权利要求2所述的半导体器件,其特征在于,所述第一碳纳米管和第二碳纳米管为单壁碳纳米管。4.如权利要求1所述的半导体器件,其特征在于,所述第一碳纳米管、P型半导体层及导电膜相互叠加形成一第一多层立体...

【专利技术属性】
技术研发人员:张金魏洋姜开利范守善
申请(专利权)人:清华大学鸿富锦精密工业深圳有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1