半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底，基底上具有栅极结构、第一保护层和第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上和第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。所述方法使半导体器件的性能提高。

Semiconductor devices and their formation methods

A semiconductor device and its forming method include: providing a substrate with a gate structure, a first protective layer and a first dielectric layer on the substrate, the first protective layer is located on the top surface of the gate structure, the first dielectric layer covers the side walls of the gate structure and the first protective layer and exposes the top surface of the first protective layer; A resistance structure is formed on a part of the first dielectric layer, which comprises a stop layer and a resistance core layer on the top surface of the stop layer; a second dielectric layer is formed on the resistance structure and the first dielectric layer and the first protective layer surface; and a second dielectric layer and a resistance core on the first protective layer are etched by the first etching process. The first gate through-hole and the first opening are formed until the first protective layer and the stop layer are exposed. The first gate through-hole is located in the second dielectric layer on the first protective layer, and the first opening penetrates the resistance core layer and the second dielectric layer. The method improves the performance of semiconductor devices.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
集成电路中通常包括有源器件和无源器件。有源器件包括MOS晶体管，而无源器件包括电阻。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。为了降低工艺成本，通常在形成栅极结构上的栅极通孔的过程中形成电阻。然而，包括MOS晶体管和电阻的半导体器件的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有栅极结构、第一保护层以及第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上、以及第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。可选的，进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀第一栅极通孔底部的第一保护层以及第一开口底部的停止层直至暴露出栅极结构的顶部表面，在第一栅极通孔底部的第一保护层中形成第二栅极通孔，在第一开口底部的停止层中形成第二开口。可选的，所述停止层的材料和所述第一保护层的材料相同。可选的，所述停止层的材料和所述第一保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。可选的，所述电阻结构还包括第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二介质层还位于第二保护层上；所述第一刻蚀工艺还刻蚀了第二保护层，所述第一开口还贯穿所述第二保护层。可选的，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对停止层的刻蚀速率。可选的，所述第二保护层的材料包括氧化硅。可选的，所述第二保护层的厚度为10埃～200埃。可选的，所述电阻结构还包括位于部分第一介质层表面的阻挡层，且所述停止层位于阻挡层的顶部表面；形成所述电阻结构的方法包括：在第一介质层表面和第一保护层表面形成电阻结构材料层，电阻结构材料层包括位于第一介质层表面和第一保护层表面的阻挡材料层、位于阻挡材料层表面的停止材料层以及位于停止材料层表面的电阻核心材料层；刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层，形成所述电阻结构。可选的，在刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层的过程中，刻蚀工艺对阻挡材料层的刻蚀速率小于对停止材料层的刻蚀速率，且刻蚀工艺对阻挡材料层的刻蚀速率小于对第一保护层的刻蚀速率。可选的，所述阻挡层的材料包括氧化硅。可选的，还包括：在所述第一栅极通孔和第二栅极通孔中形成栅极插塞；在所述第一开口和第二开口中形成电阻插塞。可选的，还包括：在进行所述第一刻蚀工艺之前，形成贯穿所述第二介质层和所述第一介质层的源漏通孔，所述源漏通孔分别位于栅极结构两侧；形成填充满源漏通孔的平坦层；形成平坦层后，进行所述第一刻蚀工艺；进行所述第一刻蚀工艺后，去除平坦层；去除平坦层后，进行所述第二刻蚀工艺。可选的，所述栅极结构两侧的基底中具有源漏掺杂区；所述第一介质层还位于所述源漏掺杂区上；所述源漏通孔位于源漏掺杂区上；所述半导体器件的形成方法还包括：形成所述电阻结构之前，形成底层保护层，所述底层保护层位于所述源漏掺杂区表面，所述第一介质层覆盖源漏掺杂区表面的底层保护层；在形成所述平坦层之前，所述源漏通孔暴露出底层保护层；第二刻蚀工艺还刻蚀了底层保护层直至暴露出源漏掺杂区表面。可选的，所述底层保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。可选的，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝。本专利技术还提供一种半导体器件，包括：基底；位于基底上的栅极结构；位于栅极结构顶部表面的第一保护层；覆盖栅极结构侧壁和第一保护层侧壁的第一介质层；位于部分第一介质层上的电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；位于电阻结构和第一介质层上、以及第一保护层表面的第二介质层；贯穿第一保护层上第二介质层的第一栅极通孔，所述第一栅极通孔暴露出第一保护层表面；贯穿电阻核心层和电阻核心层上第二介质层的第一开口，所述第一开口暴露出停止层表面。可选的，所述电阻核心层的材料为氮化钛、氮化铊或氮化铝；所述停止层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。可选的，所述电阻结构还包括：第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二介质层还位于第二保护层上；所述第一开口还贯穿所述第二保护层。可选的，所述第二保护层的材料包括氧化硅。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，采用第一刻蚀工艺刻蚀第一保护层上的第二介质层的过程中，刻蚀电阻核心层以及电阻核心层上的第二介质层，使得在第一保护层上的第二介质层中形成第一栅极通孔的过程中形成贯穿电阻核心层和第二介质层的第一开口，简化了工艺。所述第一刻蚀工艺能够停止在停止层上，使得不同区域刻蚀电阻核心层以及电阻核心层上的第二介质层的程度较为一致，不同区域第一开口的深度较为一致。由于第一刻蚀工艺还能够停止在第一保护层表面，因此，在进行第一刻蚀工艺的过程中，第一保护层能够保护栅极结构的顶部表面，避免第一刻蚀工艺对栅极结构产生刻蚀损耗。从而提高了半导体器件的性能。附图说明图1至图3是一种半导体器件形成过程的结构示意图；图4至图11是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的性能较差。图1至图3是一种半导体器件形成过程的结构示意图。参考图1，提供基底100，所述基底100上具有栅极结构110、位于栅极结构110顶部表面的第一保护层120以及第一介质层130，第一介质层130覆盖栅极结构110侧壁和第一保护层120侧壁且暴露出第一保护层120顶部表面；在部分第一介质层130上形成电阻结构140，所述电阻结构140包括电阻核心层141和位于电阻核心层141顶部表面的顶层阻挡层142；在第一保护层120、电阻结构140和第一介质层130上形成第二介质层150。参考图2，采用第一刻蚀工艺刻蚀第一保护层120上的第二介质层150直至暴露出第一保护层120，在第一保护层120上的第二介质层150中形成第一栅极通孔161，在刻蚀第一保护层120上的第二介质层150的过程中，刻蚀电阻结构140上的第二介质层150直至暴露出顶层阻挡层142表面，形成贯穿电阻结构140上的第二介质层150的第一开口162。参考图3，采用第二刻蚀工艺刻蚀第一开口162底部的电阻结构140，在第一开口162底部形成贯穿电阻结构140的第二开口163，在刻蚀电阻结构140的过程中，刻蚀第一栅极通孔161底部的第一保护层120，在第一栅极通孔161底部形成贯穿第一保护层120的第二栅极通孔164。在第一开口162和第二开口163中形成电阻插塞，在第一本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构、第一保护层以及第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上、以及第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构、第一保护层以及第一介质层，第一保护层位于栅极结构的顶部表面，第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面；在部分第一介质层上形成电阻结构，所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层；在电阻结构和第一介质层上、以及第一保护层表面形成第二介质层；采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层，形成第一栅极通孔和第一开口，第一栅极通孔位于第一保护层上的第二介质层中，第一开口贯穿电阻核心层和第二介质层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，进行第一刻蚀工艺后，采用第二刻蚀工艺刻蚀第一栅极通孔底部的第一保护层以及第一开口底部的停止层直至暴露出栅极结构的顶部表面，在第一栅极通孔底部的第一保护层中形成第二栅极通孔，在第一开口底部的停止层中形成第二开口。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述停止层的材料和所述第一保护层的材料相同。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述停止层的材料和所述第一保护层的材料为氮化硅、碳化硅、氮氧化硅或氧化钛。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电阻结构还包括第二保护层，所述第二保护层位于电阻核心层的顶部表面，所述第二介质层还位于第二保护层上；所述第一刻蚀工艺还刻蚀了第二保护层，所述第一开口还贯穿所述第二保护层。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺对第二保护层的刻蚀速率大于对停止层的刻蚀速率。7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第二保护层的材料包括氧化硅。8.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述第二保护层的厚度为10埃～200埃。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电阻结构还包括位于部分第一介质层表面的阻挡层，且所述停止层位于阻挡层的顶部表面；形成所述电阻结构的方法包括：在第一介质层表面和第一保护层表面形成电阻结构材料层，电阻结构材料层包括位于第一介质层表面和第一保护层表面的阻挡材料层、位于阻挡材料层表面的停止材料层以及位于停止材料层表面的电阻核心材料层；刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层，形成所述电阻结构。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，在刻蚀去除第一保护层表面以及部分第一介质层表面的电阻结构材料层的过程中，刻蚀工艺对...

【专利技术属性】
技术研发人员：张城龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31