半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除源漏掺杂区上的部分介质层，形成介质开口，所述介质开口底部暴露出源漏掺杂区的顶部表面；去除介质开口底部部分源漏掺杂区，在源漏掺杂区内形成源漏开口；在源漏开口的侧壁和底部表面形成金属硅化物层。所述方法能够降低半导体器件的接触电阻。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate with a source-drain doping region, a dielectric layer on the substrate and the source-drain doping region, removing part of the dielectric layer on the source-drain doping region, forming a dielectric opening, and exposing the top surface of the source-drain doping region at the bottom of the dielectric opening. Remove the source-drain doping area at the bottom of the medium opening, and form the source-drain opening in the source-drain doping area, and form a metal silicide layer on the side wall and bottom surface of the source-drain opening. The method can reduce the contact resistance of semiconductor devices.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的不断发展，半导体器件的尺寸不断减小。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻中，由于源极、漏极的面积较小，与导电插塞之间的接触电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大下降。自对准硅化物的形成工艺在源极和漏极表面形成金属硅化物可以有效的降低源极、漏极与导电插塞之间的接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；然后进行退火处理，金属与衬底材料反应生成金属硅化物；然后去除未反应的金属层。随着晶体管的尺寸进一步缩小，晶体管的接触电阻对晶体管性能的影响更加显著。由于晶体管源极、漏极与金属硅化物层之间的接触电阻占晶体管的接触电阻的主要部分，因此，需要进一步降低源极、漏极与金属硅化物层之间的接触电阻，以提高晶体管的接触电阻。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构的形成方法，以降低源极、漏极与金属硅化物层的接触电阻。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除部分介质层，形成介质开口，所述介质开口暴露出源漏掺杂区的顶部表面；去除介质开口底部的部分源漏掺杂区，在所述源漏掺杂内形成源漏开口；在所述源漏开口内形成金属硅化物层。可选的，所述基底包括第一区和第二区；所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。可选的，所述源漏掺杂区包括：第一源漏掺杂区和第二源漏掺杂区，所述第一源漏掺杂区位于第一区的基底内，所述第二源漏掺杂区位于第二区的基底内；所述介质开口包括：第一介质开口和第二介质开口，所述第一介质开口位于第一源漏掺杂区上的介质层内，所述第二介质开口位于第二源漏掺杂区上的介质层内；所述源漏开口包括：第一源漏开口和第二源漏开口，所述第一源漏开口位于第一源漏掺杂区内，所述第二源漏开口位于第二源漏掺杂区内；所述金属硅化物层位于第一源漏开口和第二源漏开口内。可选的，所述第一介质开口的形成步骤包括：去除部分第一区的介质层，形成第一介质开口，所述第一介质开口暴露出第一源漏掺杂区的顶部表面；所述第二介质开口的形成步骤包括：去除部分第二区的介质层，形成第二介质开口，所述第二介质开口暴露出第二源漏掺杂区的顶部表面。可选的，所述第一源漏开口的形成步骤包括：去除第一介质开口底部部分第一源漏掺杂区，在所述第一源漏掺杂区内形成第一源漏开口；所述第二源漏开口的形成步骤包括：去除第二介质开口底部部分第二源漏掺杂区，在所述第二源漏掺杂区内形成第二源漏开口。可选的，形成第一源漏开口的过程中，所述第一源漏掺杂区的去除量为第一源漏掺杂区沿垂直于基底表面的方向上的初始尺寸的1/4～3/4。可选的，所述第二源漏开口的深度为：15纳米～30纳米。可选的，所述第一源漏开口和第二源漏开口的形成工艺包括：各向异性干法刻蚀工艺。可选的，所述金属硅化物层的形成步骤包括：在所述第一源漏开口和第二源漏开口内形成金属层；对所述金属层进行退火处理，在所述第一源漏开口和第二源漏开口内分别形成金属硅化物层。可选的，所述金属层的材料包括：钛；所述金属硅化物层的材料包括：硅钛化合物。可选的，形成第二源漏开口之后，在所述第二源漏开口内形成所述金属硅化物层之前，还包括：在所述第二源漏开口内形成改善层，所述改善层中掺杂第一离子，所述第一离子用于降低所述金属硅化物层与第二源漏掺杂区之间的肖特基势垒；所述改善层的材料包括硅锗；第一离子包括：锗离子或者硼离子。可选的，所述改善层的厚度为15纳米～30纳米。可选的，所述改善层的形成工艺包括：选择性外延工艺；所述选择性外延工艺的参数包括：反应气体包括硅源气体和第一锗源气体，所述硅源气体包括SiH4，所述硅源气体的流量为10标准毫升/分钟～100标准毫升/分钟，所述第一锗源气体包括GeH4，所述第一锗源气体的流量为20标准毫升/分钟～120标准毫升/分钟。可选的，第一离子的形成工艺包括：原位掺杂工艺；所述第一离子为锗离子时，所述原位掺杂工艺的参数包括：锗离子的掺杂浓度为40％～60％，第一离子源气体为第二锗源气体，第二锗源气体包括GeH4，所述第二锗源气体的流量为20标准毫升/分钟～120标准毫升/分钟。可选的，所述第一离子的形成工艺包括：原位掺杂工艺；第一离子为硼离子时，所述原位掺杂工艺的参数包括：硼离子的掺杂浓度为1.0e15原子数/平方厘米～4.0e15原子数/平方厘米，第一离子源气体为硼源气体，硼源气体包括BH4，硼源气体的流量为20标准毫升/分钟～120标准毫升/分钟。可选的，所述第一离子还包括：铝离子、或者镍离子和铂离子组合。可选的，所述第一离子还包括：铝离子时，所述原位掺杂工艺的参数还包括：第一离子源气体还包括铝源气体，所述铝源气体包括(CH3)2AlH，所述铝源气体的流量为10标准毫升/分钟～50标准毫升/分钟，铝离子的掺杂浓度为1.0e13原子数/平方厘米～1.0e14原子数/平方厘米。可选的，所述第一离子还包括：镍离子和铂离子时，所述原位掺杂工艺的参数还包括：第一离子源气体还包括镍源气体和铂源气体，所述镍源气体包括Ni(MeC(NtBu)2)2，所述镍源气体的流量为10标准毫升/分钟～50标准毫升/分钟，所述铂源气体包括MeCpPtMe3，所述铂源气体的流量为10标准毫升/分钟～50标准毫升/分钟，镍离子的掺杂浓度为1.0e13原子数/平方厘米～1.0e14原子数/平方厘米，铂离子的掺杂浓度为1.0e13原子数/平方厘米～5.0e13原子数/平方厘米。可选的，形成所述金属硅化物层之后，还包括：在所述第一源漏开口内的金属硅化物层上形成第一导电插塞；在所述第二源漏开口内的金属硅化物层上形成第二导电插塞。相应的，本专利技术还提供一种采用上述方法形成的一种半导体结构。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，形成所述介质开口之后，形成所述源漏开口。后续在所述源漏开口的侧壁和底部表面形成金属硅化物层。由于所述源漏开口位于源漏掺杂区内，因此，金属硅化物层与源漏掺杂区的接触面积增大，从而能够有效地降低金属硅化物层与源漏掺杂区之间的接触电阻。进一步，所述第二区用于形成PMOS晶体管，所述金属硅化物层的材料包括钛的金属硅化物。在第二源漏开口内形成金属硅化物层之前，在所述第二源漏开口内形成改善层，所述改善层中掺杂第一离子，所述第一离子能够降低金属硅化物层与第二源漏掺杂区之间的肖特基势垒，从而有利于降低金属硅化物层与第二源漏掺杂区之间接触电阻。进一步，所述第一离子还包括铝离子时，所述铝离子能够进一步降低金属硅化物层与第二源漏掺杂区的肖特基势垒。进一步，所述第一离子还包括镍离子和铂离子时，所述镍离子和铂离子能够进一步降低金属硅化物层与第二源漏掺杂区的肖特基势垒。本专利技术技术方案提供的半导体结构中，所述源漏开口位于源漏掺杂区内，使得位于源漏开口本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除源漏掺杂区上的部分介质层，形成介质开口，所述介质开口底部暴露出源漏掺杂区的顶部表面；去除介质开口底部的部分源漏掺杂区，在所述源漏掺杂区内形成源漏开口；在所述源漏开口侧壁和底部表面形成金属硅化物层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内具有源漏掺杂区，所述基底和源漏掺杂区上具有介质层；去除源漏掺杂区上的部分介质层，形成介质开口，所述介质开口底部暴露出源漏掺杂区的顶部表面；去除介质开口底部的部分源漏掺杂区，在所述源漏掺杂区内形成源漏开口；在所述源漏开口侧壁和底部表面形成金属硅化物层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括第一区和第二区；所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述源漏掺杂区包括：第一源漏掺杂区和第二源漏掺杂区，所述第一源漏掺杂区位于第一区的基底内，所述第二源漏掺杂区位于第二区的基底内；所述介质开口包括：第一介质开口和第二介质开口，所述第一介质开口位于第一源漏掺杂区上的介质层内，所述第二介质开口位于第二源漏掺杂区上的介质层内；所述源漏开口包括：第一源漏开口和第二源漏开口，所述第一源漏开口位于第一源漏掺杂区内，所述第二源漏开口位于第二源漏掺杂区内；所述金属硅化物层位于第一源漏开口和第二源漏开口内。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一介质开口的形成步骤包括：去除第一源漏掺杂区上的部分介质层，形成第一介质开口，所述第一介质开口底部暴露出第一源漏掺杂区的顶部表面；所述第二介质开口的形成步骤包括：去除第二源漏掺杂区上的部分介质层，形成第二介质开口，所述第二介质开口底部暴露出第二源漏掺杂区的顶部表面。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一源漏开口的形成步骤包括：去除第一介质开口底部部分第一源漏掺杂区，在所述第一源漏掺杂区内形成第一源漏开口；所述第二源漏开口的形成步骤包括：去除第二介质开口底部部分第二源漏掺杂区，在所述第二源漏掺杂区内形成第二源漏开口。6.如权利要求3所述的半导体结构的形成方法，其特征在于，形成第一源漏开口的过程中，所述第一源漏掺杂区的去除量为第一源漏掺杂区沿垂直于基底表面的方向上的初始尺寸的1/4～3/4。7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第二源漏开口的深度为：15纳米～30纳米。8.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一源漏开口和第二源漏开口的形成工艺包括：各向异性干法刻蚀工艺。9.如权利要求3所述的半导体结构的形成方法，其特征在于，金属硅化物层的形成步骤包括：在所述第一源漏开口和第二源漏开口内形成金属层；对所述金属层进行退火处理，在所述第一源漏开口内和第二源漏开口内分别形成金属硅化物层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述金属层的材料包括：钛；所述金属硅化物层的材料包括：钛的金属硅化物。11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成第二源漏开口之后，在所述第二源漏开口内形成所述金属硅化物层之前，还包括：在所述第二源漏开口内形成改善...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31