半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括，去除伪栅极，在伪栅结构之间的基底上形成介质层；在所述介质层中形成开口，所述开口底部露出伪栅介质层；在所述开口内壁形成阻挡层；去除所述阻挡层和伪栅介质层，露出所述开口底部的基底及开口内壁的所述侧墙；在开口中形成栅极结构。由于所述侧墙内壁受到了阻挡层的保护，因此避免了去除过程中对所述侧墙的损伤，为后续形成栅极结构提供了良好的工艺基础，从而提高了所形成半导体的性能。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include removing pseudo-gate and forming a dielectric layer on the base between pseudo-gate structures, forming an opening in the dielectric layer, exposing a pseudo-gate dielectric layer at the bottom of the opening, forming a barrier layer on the inner wall of the opening, removing the barrier layer and the pseudo-gate dielectric layer and exposing them. The base of the opening bottom and the side wall of the opening inner wall form a gate structure in the opening. Because the inner wall of the side wall is protected by a barrier layer, the damage to the side wall during the removal process is avoided, and a good technological basis is provided for the subsequent formation of the gate structure, thereby improving the performance of the formed semiconductor.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。
技术实现思路
本专利技术提供一种半导体结构及其形成方法，以改善所形成半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：形成基底；在所述基底上形成伪栅结构，所述伪栅结构包括位于所述基底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极；在所述伪栅结构侧壁上形成侧墙；在所述伪栅结构之间的基底上形成介质层；去除所述伪栅极，在所述介质层中形成开口，所述开口底部露出所述伪栅介质层；在所述开口内壁形成阻挡层；去除所述阻挡层和伪栅介质层，露出所述开口底部的基底及开口内壁的所述侧墙；在所述开口中形成栅极结构。可选的，采用原子层沉积工艺形成所述阻挡层。可选的，所述阻挡层的材料氧化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅氧的前驱体，工艺温度为80℃～700℃，压强为5mTorr～20Torr，沉积次数为5次～300次。可选的，所述阻挡层的厚度为10埃～60埃。可选的，所述阻挡层的材料是氧化硅。可选的，形成所述伪栅结构的步骤中，采用原子层沉积工艺在所述基底表面形成所述伪栅介质层。可选的，所述伪栅介质层的材料是氧化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅氧的前驱体，工艺温度为80℃～700℃，压强为5mTorr～20Torr，沉积次数5次～300次。可选的，所述第一伪栅介质层的厚度为10埃～40埃。可选的，采用湿法刻蚀工艺去除所述伪栅介质层与所述阻挡层。可选的，所述基底包括用于形成输入输出器件的输入输出区域以及用于形成核心器件的核心区域；在所述基底上形成伪栅结构包括形成所述核心区域内的伪栅结构和所述输入输出区域内的伪栅结构；所述核心区域内的伪栅结构包括位于所述核心区域内的基底上的第一伪栅介质层以及位于所述第一伪栅介质层上的伪栅极；所述输入输出区域内的伪栅结构包括位于所述输入输出区域内的基底上的第一栅介质层以及位于所述第一栅介质层上的伪栅极；所述第一栅介质层的致密度大于所述第一伪栅介质层的致密度。可选的，形成所述核心区域内的伪栅结构包括：在所述基底上形成所述伪栅介质层；去除所述输入输出区域内的所述伪栅介质层；在所述输入输出区域的基底上形成所述第一栅介质层；位于所述核心区域内的伪栅介质层为所述第一伪栅介质层。可选的，形成所述第一栅介质层所采用的工艺为原位蒸汽生成氧化工艺。可选的，所述第一栅介质层的材料为氧化硅，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为10slm～40slm，H2流量为0.2slm～2slm，腔室温度为800℃～1100℃。可选的，所述第一栅介质层的厚度为10埃～40埃。可选的，在形成开口的步骤中，位于所述核心区域内的开口为第一开口，位于所述输入输出区域内的开口为第二开口；在形成所述阻挡层的步骤中，所述阻挡层覆盖所述第一开口及所述第二开口内壁，位于所述第一栅介质层上的阻挡层为第二栅介质层；在去除所述阻挡层和伪栅介质层的步骤中，露出所述第一开口底部的基底及第一开口内壁的所述侧墙；在形成所述栅极结构的步骤中，在所述第二栅介质层上形成金属栅极。可选的，所述基底包括衬底以及凸出于所述衬底上的鳍部；形成所述鳍部之间的隔离结构，所述隔离结构低于所述鳍部表面；形成横跨所述鳍部上的伪栅结构，所述伪栅结构覆盖鳍部部分顶部表面及部分侧壁；在所述隔离结构及所述伪栅结构之间的鳍部上形成介质层；去除所述阻挡层和伪栅介质层，露出所述开口底部的鳍部及开口内壁的所述侧墙。本专利技术实施方式还提供一种半导体结构，包括：基底，所述基底包括用于形成输入输出器件的输入输出区域和用于形成核心器件的核心区域；位于所述核心区域内的第一栅极结构；位于所述输入输出区域内的第二栅极结构，所述第二栅极结构包括位于所述输入输出区域基底上的栅介质层和位于所述栅介质层上的金属栅极；所述栅介质层包括位于所述输入输出区域基底上的第一栅介质层和位于所述第一栅介质层上的第二栅介质层。可选的，所述第一栅介质层的厚度为10埃～40埃。可选的，所述第一栅介质层的材料为氧化硅。可选的，所述半导体结构还包括位于所述第一栅极结构及所述第二栅极结构侧壁上的侧墙。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术方案中，去除所述伪栅极，在所述介质层中形成开口，所述开口底部露出所述伪栅介质层；在所述开口内壁形成阻挡层；去除所述阻挡层和伪栅介质层，露出所述开口底部的基底及开口内壁的所述侧墙；在开口中形成栅极结构。由于所述侧墙内壁受到了阻挡层的保护，因此避免了去除过程中对所述侧墙的损伤，为后续形成栅极结构提供了良好的工艺基础，从而提高了所形成半导体的性能。可选方案中，形成所述伪栅结构的步骤中，采用原子层沉积工艺在所述基底表面形成所述伪栅介质层。采用原子层沉积工艺可以形成较为疏松的伪栅介质层，使得在后续去除所述伪栅介质层时工艺难度降低，提高了工艺效率。可选方案中，所述输入输出区域内的伪栅结构包括位于所述输入输出区域内的基底上的第一栅介质层以及位于所述第一栅介质层上的伪栅极；所述第一栅介质层的致密度大于所述第一伪栅介质层的致密度。由于所述第一栅介质层用于构成所述输入输出器件的栅极结构，第一栅介质层良好的致密性使得输入输出器件的栅极结构的性能得到了改善，从而提高了所述输入输出器件的性能。附图说明图1是一种半导体结构形成过程的剖面结构示意图。图2至图12本专利技术半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。具体实施方式参考图1，是一种半导体结构形成过程一个步骤对应的剖面结构示意图。所述半导体结构的形成方法包括：提供衬底10，形成位于所述衬底10上的鳍部11；形成横跨所述鳍部11的伪栅极结构，所述伪栅极结构覆盖所述鳍部11的部分侧壁和部分顶部表面，所述伪栅极结构包括伪栅极及伪栅介质层；在所述伪栅极结构侧壁形成氧化层，在所述氧化层表面形成侧墙，所述侧墙的材料是SiN或SiBCN；在所述伪栅极结构两侧的所述鳍部11中形成形成源漏掺杂区；去除所述伪栅极，去除所述氧化层及所述伪栅介质层形成凹槽，去除所述氧化层及所述伪栅介质层的工艺方法为湿法刻蚀。本申请的专利技术人发现，所述湿法刻蚀采用的溶液HF或者Siconi工艺会对所述侧墙的内壁造成本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：形成基底；在所述基底上形成伪栅结构，所述伪栅结构包括位于所述基底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极；在所述伪栅结构侧壁上形成侧墙；在所述伪栅结构之间的基底上形成介质层；去除所述伪栅极，在所述介质层中形成开口，所述开口底部露出所述伪栅介质层；在所述开口内壁形成阻挡层；去除所述阻挡层和伪栅介质层，露出所述开口底部的基底及开口内壁的所述侧墙；在所述开口中形成栅极结构。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成基底；在所述基底上形成伪栅结构，所述伪栅结构包括位于所述基底上的伪栅介质层以及位于所述伪栅介质层上的伪栅极；在所述伪栅结构侧壁上形成侧墙；在所述伪栅结构之间的基底上形成介质层；去除所述伪栅极，在所述介质层中形成开口，所述开口底部露出所述伪栅介质层；在所述开口内壁形成阻挡层；去除所述阻挡层和伪栅介质层，露出所述开口底部的基底及开口内壁的所述侧墙；在所述开口中形成栅极结构。2.如权利要求1所述的形成方法，其特征在于，采用原子层沉积工艺形成所述阻挡层。3.如权利要求2所述的形成方法，其特征在于，所述阻挡层的材料为氧化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅氧的前驱体，工艺温度为80℃～700℃，压强为5mTorr～20Torr，沉积次数为5次～300次。4.如权利要求1所述的形成方法，其特征在于，所述阻挡层的厚度为10埃～60埃。5.如权利要求1所述的形成方法，其特征在于，所述阻挡层的材料是氧化硅。6.如权利要求1所述的形成方法，其特征在于，形成所述伪栅结构的步骤中，采用原子层沉积工艺在所述基底表面形成所述伪栅介质层。7.如权利要求6所述的形成方法，其特征在于，所述伪栅介质层的材料是氧化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅氧的前驱体，工艺温度为80℃～700℃，压强为5mTorr～20Torr，沉积次数5次～300次。8.如权利要求1所述的形成方法，其特征在于，所述第一伪栅介质层的厚度为10埃～40埃。9.如权利要求1所述的形成方法，其特征在于，采用湿法刻蚀工艺去除所述伪栅介质层与所述阻挡层。10.如权利要求1所述的形成方法，其特征在于，所述基底包括用于形成输入输出器件的输入输出区域以及用于形成核心器件的核心区域；在所述基底上形成伪栅结构包括形成所述核心区域内的伪栅结构和所述输入输出区域内的伪栅结构；所述核心区域内的伪栅结构包括位于所述核心区域内的基底上的第一伪栅介质层以及位于所述第一伪栅介质层上的伪栅极；所述输入输出区域内的伪栅结构包括位于所述输入输出区域内的基底上的第一栅介质层以及位于所述第一栅介质层上的伪栅极；所述第一栅介质层的致密度大于所述第一伪栅介质层的致密度。11.如权利要求10所述的形成方法，其特征在于，形成所述核心区域内的伪栅结构的步骤包括：在所述基底上形成所...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31