具有经沉积鳍主体的FinFET制造技术

在多种应用中，电子设备、系统及方法可包含具有经沉积鳍主体的鳍场效应晶体管FinFET。此FinFET可经实施作为集成电路的电路中的存取晶体管。在实施例中，具有经沉积鳍主体的FinFET阵列可经安置在数字线上。对于构成于存储器的存储器单元中的具有经沉积鳍主体的FinFET阵列，所述数字线可耦合到感测放大器。揭示额外设备、系统及方法。

FinFET with deposited fin body

In a variety of applications, electronic devices, systems and methods include FinFET with a deposited fin body. This FinFET can be implemented as an access transistor in integrated circuit circuits. In an implementation example, a FinFET array with a deposited fin body can be placed on a digital line. For a FinFET array consisting of a deposited fin body in a memory unit of a memory, the digital line can be coupled to a sensing amplifier. Disclosure of additional equipment, systems and methods.

【技术实现步骤摘要】
具有经沉积鳍主体的FinFET
本专利技术涉及半导体，且明确来说，本专利技术涉及FinFET。
技术介绍
半导体装置工业具有改进电子装置的操作的市场驱动需求。举例来说，期望改进各种类型晶体管装置的大小及/或避免各种类型晶体管装置的处理残留物。此类晶体管可用于多种应用中，例如(但不限于)存储器装置。一种此晶体管是鳍形场效应晶体管(FinFET)。FinFET可具有基于鳍的多栅极晶体管架构。例如FinFET的晶体管的改进可由装置设计及/或处理的进步解决。
技术实现思路
在第一方面中，提供一种制造鳍场效应晶体管的方法。所述方法包括：在衬底上形成从基底延伸的结构，其包含形成具有包含从所述基底延伸的电介质表面的第一电介质的所述结构，所述结构具有所述第一电介质内的第一导电区域；在所述电介质表面上沉积材料，从而形成鳍场效应晶体管的鳍主体；在与所述第一电介质的所述电介质表面相对的所述鳍主体的表面上形成接触所述鳍主体的第二电介质；在所述第二电介质上形成第二导电区域，所述第二导电区域通过所述第二电介质与所述鳍主体分离；及形成到所述鳍主体的掺杂区域。在第二方面中，提供一种制造存储器装置的方法。所述方法包括：在衬底上形成从基底延伸的多个结构，其包含形成具有嵌入于第一电介质中且通过所述第一电介质与彼此分离的第一导电区域及第二导电区域的每一结构，每一结构具有从所述基底延伸且从所述结构中的所述第一导电区域延伸的第一电介质表面及从所述基底延伸且从所述结构中的所述第二导电区域延伸的第二电介质表面；在每一结构的所述第一及第二电介质表面上沉积材料，从而形成多个鳍场效应晶体管的多个鳍主体；在所述多个结构中的每一结构之间形成接触所述多个结构中的每一结构的所述经沉积材料的第二电介质，每一第二电介质包含嵌入于所述多个结构中的两个结构之间的所述第二电介质中的第三导电区域及第四导电区域，所述第三导电区域与所述第四导电区域通过所述第二电介质与彼此分离；形成到每一结构的所述经沉积材料的掺杂区域，所述掺杂区域形成在与所述基底相对的所述多个结构及第二电介质上；移除所述掺杂区域、所述鳍主体的所述经沉积材料及所述第二电介质的部分以界定所述多个鳍场效应晶体管，每一鳍场效应晶体管具有两个栅极；及将所述鳍场效应晶体管耦合到电荷存储元件。在第三方面中，提供一种装置。所述装置包括：数字线；第一电介质；经沉积鳍主体，其从接触所述数字线的第一掺杂区域延伸到所述数字线远端的第二掺杂区域，所述经沉积鳍主体沉积在所述第一电介质上；第一栅极，其通过所述第一电介质与所述经沉积鳍主体分离；第二电介质，其邻近与所述第一电介质相对的所述经沉积鳍主体的侧上的所述经沉积鳍主体；及第二栅极，其通过所述第二电介质与所述经沉积鳍主体分离。在第四方面中，提供一种装置。所述装置包括：若干数字线；多个鳍场效应晶体管，其安置在每一数字线上，每一数字线上的每一鳍场效应晶体管包含：第一电介质；经沉积鳍主体，其从接触所述数字线的第一掺杂区域延伸到所述数字线远端的第二掺杂区域，所述经沉积鳍主体沉积在所述第一电介质上；第一栅极，其通过所述第一电介质与所述经沉积鳍主体分离；第二电介质，其邻近与所述第一电介质相对的所述经沉积鳍主体的侧上的所述经沉积鳍主体；及第二栅极，其通过所述第二电介质与所述经沉积鳍主体分离；及多个存取线，每一存取线耦合到沿着所述存取线安置的多个鳍场效应晶体管的所述第一栅极或所述第二栅极中的一者。在第五方面中，提供一种晶片。所述晶片包括：多个裸片，所述多个裸片中的每一裸片包含：数字线；鳍场效应晶体管，其耦合到所述数字线，所述鳍场效应晶体管具有：第一电介质；经沉积鳍主体，其从接触所述数字线的第一掺杂区域延伸到所述数字线远端的第二掺杂区域，所述经沉积鳍主体沉积在所述第一电介质上；第一栅极，其通过所述第一电介质与所述经沉积鳍主体分离；第二电介质，其邻近与所述第一电介质相对的所述经沉积鳍主体的侧上的所述经沉积鳍主体；及第二栅极，其通过所述第二电介质与所述经沉积鳍主体分离。附图说明图1是根据各种实施例的制造具有经沉积鳍主体的鳍形场效应晶体管的实例方法的特征的流程图。图2是根据各种实施例的制造具有包含经沉积鳍主体的多个鳍形场效应晶体管的存储器装置的实例方法的特征的流程图。图3到14说明根据各种实施例的形成装置中的阵列中的鳍形场效应晶体管的经沉积鳍主体的实例过程的特征。图15是根据各种实施例的实例存储器装置的框图。图16展示根据各种实施例的成品晶片。图17展示根据各种实施例的电子系统的各种特征的框图。具体实施方式以下详细描述参考通过说明展示本专利技术的各种实施例的附图。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践这些及其它实施例。可利用其它实施例，且可对这些实施例作出结构、逻辑及电变化。各种实施例不一定互相排斥，这是因为一些实施例可与一或多个其它实施例组合以形成新的实施例。因此，不应以限制意义理解以下详细描述。在各种实施例中，可构成一种FinFET，其中经沉积膜作为FinFET的鳍主体。经沉积鳍主体是基本上通过沉积用于经沉积鳍主体的材料(而不会显著移除经沉积的材料)形成的鳍结构。鳍主体经构成以包含晶体管的沟道。鳍主体可为多晶(polycrystalline)(在本文中，也称为多晶(poly))半导体，其中经沉积膜十分薄。多晶可由多晶硅实现。可使用其它多晶半导体材料或半导体材料的组合，例如(但不限于)锗多晶合金。鳍主体的经沉积膜可具有纳米范围内的厚度，例如，在10到30纳米范围内的厚度。鳍主体的经沉积膜可经构造作为各种材料的多个膜。本文所教示的过程流可提供具有经沉积鳍主体的FinFET装置，同时避免小特征在装置中独立。举例来说，此处理可避免小于24nm的独立式特征。用于形成单元阵列的此类过程流可经执行为避免未对准的交叉点过程。单元阵列可为基于半导体的存储器装置中的存储器单元。具有经沉积鳍主体的FinFET提供具有与常规FinFET不同的表面特性的装置。常规FinFET具有通过蚀刻材料块(例如(举例来说)通过干式蚀刻)形成的鳍主体。生长在表面上的厚的多晶膜可生长可横跨若干单元的十分大的晶粒。许多单元将因此“看到”晶体半导体材料，例如晶体硅，但通常，经蚀刻出的薄的鳍将包含晶粒边界中的一者且与不具有与大晶粒的晶粒边界的那些鳍相比具有十分不同的泄漏特性。与大的晶粒相关联的另一问题是晶体取向。<111>平面具有与<100>或<110>平面不同的迁移率且将在接通状态(Ion)中产生最大电流驱动的变化。栅极氧化物生长也可随着大晶粒的晶体取向而改变。另一方面，薄的经沉积膜在比鳍大小小得多的小晶体中更加无定形或结晶且由于许多小的多晶体在鳍内部的统计分布而提供更均匀材料。平均来说，材料可比不具有晶粒边界的鳍更差，但比含有大的晶粒边界的鳍更好。通过经沉积膜的许多小多晶晶粒的统计特性实现的均匀可胜过不具有晶粒边界的大晶粒内的与在经蚀刻鳍中具有大晶粒的晶粒边界的单元的较差性能组合的单元的更好性能。在许多实例中，可通过具有经沉积鳍主体的FinFET与常规FinFET相比的增强泄漏特性观测到本文所描述的具有经沉积鳍主体的FinFET与常规FinFET之间的本文档来自技高网...

【技术保护点】
1.一种制造鳍场效应晶体管的方法，所述方法包括：在衬底上形成从基底延伸的结构，其包含形成具有包含从所述基底延伸的电介质表面的第一电介质的所述结构，所述结构具有所述第一电介质内的第一导电区域；在所述电介质表面上沉积材料，从而形成鳍场效应晶体管的鳍主体；在与所述第一电介质的所述电介质表面相对的所述鳍主体的表面上形成接触所述鳍主体的第二电介质；在所述第二电介质上形成第二导电区域，所述第二导电区域通过所述第二电介质与所述鳍主体分离；及形成到所述鳍主体的掺杂区域。

【技术特征摘要】
2017.05.18 US 15/598,8941.一种制造鳍场效应晶体管的方法，所述方法包括：在衬底上形成从基底延伸的结构，其包含形成具有包含从所述基底延伸的电介质表面的第一电介质的所述结构，所述结构具有所述第一电介质内的第一导电区域；在所述电介质表面上沉积材料，从而形成鳍场效应晶体管的鳍主体；在与所述第一电介质的所述电介质表面相对的所述鳍主体的表面上形成接触所述鳍主体的第二电介质；在所述第二电介质上形成第二导电区域，所述第二导电区域通过所述第二电介质与所述鳍主体分离；及形成到所述鳍主体的掺杂区域。2.根据权利要求1所述的方法，其中在所述衬底上形成从所述基底延伸的所述结构包含：形成从所述基底上方延伸到不超过所述结构的顶表面的水平面的所述第一导电区域；及形成所述第一电介质作为邻近且接触所述第一导电区域的第一区域的部分。3.根据权利要求2所述的方法，其中所述第一电介质及所述第一区域具有基本上相同的电介质氧化物组成。4.根据权利要求1所述的方法，其中在所述衬底上形成从所述基底延伸的所述结构包含通过以下步骤形成所述基底：在所述衬底上形成导电区域，所述导电区域经形成作为所述装置的数字线；及在所述数字线上且接触所述数字线形成掺杂区域使得形成从所述掺杂区域延伸的所述结构。5.根据权利要求1所述的方法，其中在所述电介质表面上沉积材料包含沉积多晶硅材料。6.根据权利要求1所述的方法，其中形成到所述鳍主体的所述掺杂区域包含在所述经沉积材料的基本上垂直于所述经形成鳍主体的一部分上形成所述掺杂区域。7.一种制造存储器装置的方法，所述方法包括：在衬底上形成从基底延伸的多个结构，其包含形成具有嵌入于第一电介质中且通过所述第一电介质与彼此分离的第一导电区域及第二导电区域的每一结构，每一结构具有从所述基底延伸且从所述结构中的所述第一导电区域延伸的第一电介质表面及从所述基底延伸且从所述结构中的所述第二导电区域延伸的第二电介质表面；在每一结构的所述第一及第二电介质表面上沉积材料，从而形成多个鳍场效应晶体管的多个鳍主体；在所述多个结构中的每一结构之间形成接触所述多个结构中的每一结构的所述经沉积材料的第二电介质，每一第二电介质包含嵌入于所述多个结构中的两个结构之间的所述第二电介质中的第三导电区域及第四导电区域，所述第三导电区域与所述第四导电区域通过所述第二电介质与彼此分离；形成到每一结构的所述经沉积材料的掺杂区域，所述掺杂区域形成在与所述基底相对的所述多个结构及第二电介质上；移除所述掺杂区域、所述鳍主体的所述经沉积材料及所述第二电介质的部分以界定所述多个鳍场效应晶体管，每一鳍场效应晶体管具有两个栅极；及将所述鳍场效应晶体管耦合到电荷存储元件。8.根据权利要求7所述的方法，其中形成从所述基底延伸的多个结构包含沿着所述装置的数字线线形成所述基底，且所述方法包含在垂直于所述数字线线的方向上图案化从而形成耦合到多个数字线的单元阵列，每一数字线与彼此物理且电分离。9.根据权利要求8所述的方法，其中沉积所述材料从而形成多个鳍场效应晶体管的多个鳍主体包含以48nm阵列间距沉积所述材料。10.根据权利要求7所述的方法，其中在于每一结构的所述第一及第二电介质表面上沉积材料之前，所述方法包含在每一结构的所述第一及第二电介质表面上形成薄的多晶半导体区域；且在每一结构的所述第一及第二电介质表面上沉积材料包含在所述薄的多晶半导体区域上沉积所述材料，所述薄的多晶半导体区域相对于所述经沉积材料来说较薄。11.根据权利要求7所述的方法，其中所述方法包含形成所述第一、第二、第三及第四导电区域作为氮化钛栅极。12.根据权利要求7所述的方法，其中沉积材料从而形成多个鳍主体包含通过化学气相沉积或通过原子层沉积来沉积所述材料。13.根据权利要求7所述的方法，其中沉积材料从而形成多个鳍主体包含形成各自具有在10埃到100埃的范围内的厚度的鳍主体。14.根据权利要求7所述...

【专利技术属性】
技术研发人员：W·军林，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US