半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底包括用于形成第一器件的第一区域、用于形成第二器件的第二区域以及位于第一区域与第二区域之间的过渡区；在所述基底上形成第一功函数层；刻蚀去除过渡区基底上的第一功函数层；在位于所述过渡区的基底以及第二区域第一功函数层上形成硬掩膜；以所述硬掩膜为掩膜去除位于第一区域的第一功函数层；去除所述硬掩膜；在所述基底以及第一功函数层上形成第二功函数层。本发明专利技术形成的半导体结构的电学性能得到提高。

Semiconductor Structure and Its Formation Method

The invention provides a semiconductor structure and a forming method thereof. The forming method includes: providing a substrate comprising a first region for forming a first device, a second region for forming a second device, and a transition region between a first region and a second region; forming a first work function on the substrate; Layer; etching removal of the first work function layer on the base of the transition region; forming a hard mask on the base of the transition region and the first work function layer of the second region; removing the first work function layer in the first region with the hard mask as the mask; removing the hard mask; forming on the base and the first work function layer The second work function layer. The electrical performance of the semiconductor structure formed by the invention is improved.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channeleffects)成为一个至关重要的技术问题。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。现有技术形成的半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成第一器件的第一区域、用于形成第二器件的第二区域以及位于第一区域与第二区域之间的过渡区；在所述基底上形成第一功函数层；刻蚀去除过渡区基底上的第一功函数层；在位于所述过渡区的基底以及第二区域第一功函数层上形成硬掩膜；以所述硬掩膜为掩膜去除位于第一区域的第一功函数层；去除所述硬掩膜；在所述基底以及第一功函数层上形成第二功函数层。可选的，刻蚀去除过渡区基底上的第一功函数层的步骤包括：在所述第一功函数层上形成保护层；在所述保护层上形成图形层；以所述图形层为掩膜刻蚀去除过渡区的保护层和第一功函数层；去除所述图形层和保护层。可选的，所述保护层的材料为多晶Si或者非晶Si中的一种或者多种。可选的，去除所述保护层的工艺为：湿法刻蚀工艺或者干法刻蚀工艺。可选的，以所述图形层为掩膜刻蚀所述保护层和第一功函数层的工艺为干法刻蚀工艺。可选的，去除所述图形层的工艺为灰化工艺。可选的，所述过渡区的宽度在36纳米至86纳米范围内。可选的，所述第一器件与所述第二器件的导电类型不同。可选的，所述第一器件为NMOS器件，所述第二器件为PMOS器件。可选的，所述第一功函数层的材料为：TiN、TaN或者TiSiN中的一种或者多种。可选的，所述第一功函数层的厚度在25埃至50埃范围内。可选的，所述第二功函数层的材料为：TiAl、Al、TiC或者TiCAl中的一种或者多种。可选的，所述第二功函数层的厚度在30埃至60埃范围内。可选的，所述基底包括：衬底以及位于衬底上的多个分立的鳍部。相应地，本专利技术还提供一种半导体结构，包括：基底，所述基底包括用于形成第一器件的第一区域、用于形成第二器件的第二区域以及位于第一区域与第二区域之间的过渡区；第一功函数层，位于第二区域的基底上；第二功函数层，位于所述基底以及第一功函数层上。可选的，所述第一器件与所述第二器件的导电类型不同。与现有技术相比，本专利技术的技术方案具有以下优点：通过先刻蚀去除过渡区基底上的第一功函数层，能够使得所述过渡区将所述第一区域和第二区域隔开，即将所述第一器件与第二器件断开。后续在去除位于第一区域的第一功函数层时，由于所述第一区域和第二区域隔开，同时通过所述硬掩膜保护过渡区的基底以及位于第二区域的第一功函数层，使得去除位于第一区域第一功函数层的去除工艺对所述过渡区和第二区域产生的不良影响小。具体地，在半导体制造
，通常采用湿法刻蚀工艺去除位于第一区域的第一功函数层，由于所述第一区域和第二区域之间通过所述过渡区隔开，使得所述湿法刻蚀的刻蚀溶液不会刻蚀掉位于第二区域的第一功函数层，从而提高了所述第一功函数层的质量。后续再在所述基底以及第一功函数层上形成第二功函数层，所述第一功函数层质量的提高，相应地也改善了所述第二功函数层的质量。综上，所述第一功函数层以及第二功函数层质量的提高有利于其各自发挥调节第一器件以及第二器件阈值电压的作用，从而使得所述半导体结构的电学性能得到改善。可选方案中，刻蚀去除过渡区基底上的第一功函数层的步骤中，所述保护层用于保护所述第一功函数层，具体地，由于所述保护层位于所述第一功函数层和图形层之间，起到隔离所述第一功函数层与图形层的作用，后续在去除所述图形层的过程中，通常采用灰化工艺去除所述图形层，由于灰化工艺所述图形层中O、N、H等原子能够与所述第一功函数层发生不良化学反应，所述保护层可以避免所述第一功函数层与所述图形层相接触，从而缓解了所述第一功函数层发生不良化学反应的问题，进而提高了所述第一功函数层的质量。附图说明图1至图5是半导体结构形成过程的结构示意图；图6至图13是本专利技术实施例半导体结构形成过程的结构示意图。具体实施方式根据
技术介绍
形成的半导体结构的电学性能有待提高。现结合半导体结构的形成过程对半导体结构电学性能有待提高的原因进行分析。图1至图5是半导体结构形成过程的结构示意图。参考图1，提供衬底100，所述衬底100上具有多个分立的鳍部110，所述衬底100包括用于形成第一器件的第一区域I和用于形成第二器件的第二区域II；在所述鳍部110露出的衬底100上形成隔离层120；在所述鳍部110上形成界面介质层122；在所述界面介质层122以及鳍部110露出的隔离层120上形成高K介质层121。参考图2，在所述高K介质层121上形成第一功函数层130。参考图3，在位于第二区域II的鳍部110以及隔离层120上形成掩膜层140。参考图4，以所述掩膜层140为掩膜刻蚀去除位于第一区域I的第一功函数层130。参考图5，去除所述硬掩膜140，在位于第一区域I的高K介质层121以及位于第二区域II的第一功函数层130上形成第二功函数层150。经分析发现，导致所述半导体结构电学性能有待提高的原因包括：先在位于第二区域II的鳍部110以及隔离层120上形成掩膜层140，再以所述掩膜层140为掩膜刻蚀去除位于第一区域I的第一功函数层130。通常采用湿法刻蚀工艺去除位于第一区域I的第一功函数层130，由于所述掩膜层140位于第二区域II的第一功函数层130上，即在所述掩膜层140和高K介质层121之间还具有所述第一功函数层130，在进行湿法刻蚀工艺的过程中，刻蚀溶液同样容易对位于第二区域II的第一功函数130层造成侵蚀问题(如图4中A所示)，从而导致位于第二区域II的第一功函数层130的质量差。而且，由于受所述刻蚀溶液的侵蚀，也会造成第一区域I和第二区域II之间区域高K介质层121的表面晶格缺陷多，从而也导致后续位于第一区域I的第二功函数层150的质量差，因此，所述半导体结构的电学性能有待提高。为了解决上述问题，本专利技术实施例中通过先刻蚀去除过渡区基底上的第一功函数层，即先将第一区域和第二区域通过所述过渡区进行隔开，再通过所述硬掩膜将位于过渡区的基底以及位于第二区域的第一功函数层进行保护，从而减轻去除位于第一区域第一功函数层的去除工艺对所述过渡区以及第二区域产生的不良影本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成第一器件的第一区域、用于形成第二器件的第二区域以及位于第一区域与第二区域之间的过渡区；在所述基底上形成第一功函数层；刻蚀去除过渡区基底上的第一功函数层；在位于所述过渡区的基底以及第二区域第一功函数层上形成硬掩膜；以所述硬掩膜为掩膜去除位于第一区域的第一功函数层；去除所述硬掩膜；在所述基底以及第一功函数层上形成第二功函数层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成第一器件的第一区域、用于形成第二器件的第二区域以及位于第一区域与第二区域之间的过渡区；在所述基底上形成第一功函数层；刻蚀去除过渡区基底上的第一功函数层；在位于所述过渡区的基底以及第二区域第一功函数层上形成硬掩膜；以所述硬掩膜为掩膜去除位于第一区域的第一功函数层；去除所述硬掩膜；在所述基底以及第一功函数层上形成第二功函数层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀去除过渡区基底上的第一功函数层的步骤包括：在所述第一功函数层上形成保护层；在所述保护层上形成图形层；以所述图形层为掩膜刻蚀去除过渡区的保护层和第一功函数层；去除所述图形层和保护层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的材料为多晶Si或者非晶Si中的一种或者多种。4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述保护层的工艺为：湿法刻蚀工艺或者干法刻蚀工艺。5.如权利要求2所述的半导体结构的形成方法，其特征在于，以所述图形层为掩膜刻蚀所述保护层和第一功函数层的工艺为干法刻蚀工艺。6.如权利要求2所述的半导体结构的形成方法，其特征在于，去除所述图形层的工艺为灰化工艺。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述过渡区的宽度在...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31