获取时间戳的方法以及计算机装置制造方法及图纸

一种获取时间戳的方法以及计算机装置。计算机装置包括处理器、计数器电路及基板管理控制器；控制器产生至少一信号；计数器电路包括至少一计数器，至少一计数器耦接对应的至少一信号且接收计算机装置的内部时钟信号；基板管理控制器耦接至少一计数器并启动至少一计数器；至少一计数器检测对应的至少一信号以在对应的至少一信号激活时依据内部时钟信号进行计数以产生计数值，基板管理控制器控制至少一计数器停止计数，并通过至少一计数器中的计数值及停止至少一计数器的时间点来获取对应的至少一信号的激活时间点，以将激活时间点作为至少一信号的时间戳。本发明专利技术的计算机装置能精准地记录各事件的时间戳，帮助管理者判断各事件发生的先后顺序。

The Method of Obtaining Time Stamp and Computer Device

A method for obtaining timestamps and a computer device. The computer device includes a processor, a counter circuit and a baseboard management controller; the controller generates at least one signal; the counter circuit includes at least one counter, at least one counter couples the corresponding at least one signal and receives the internal clock signal of the computer device; the baseboard management controller couples at least one counter and starts. Move at least one counter; at least one counter detects the corresponding at least one signal to count according to the internal clock signal when the corresponding at least one signal is activated to generate a count value; the substrate management controller controls at least one counter to stop counting and stops at least one counter through the count value in at least one counter. The activation time point of the corresponding at least one signal is acquired at the time point to take the activation time point as the time stamp of at least one signal. The computer device of the invention can accurately record the time stamp of each event, and help the manager to determine the sequence of each event.

【技术实现步骤摘要】
获取时间戳的方法以及计算机装置
本专利技术涉及一种改善计算机功能的方法，且特别涉及一种获取时间戳的方法以及计算机装置。
技术介绍
随着计算机技术的快速普及，人们对服务器系统的要求也越来越高。因应于市场的需求，业界的一些厂商推出了智能平台管理接口(IntelligentPlatformManagementInterface，IPMI)。IPMI横跨不同的操作系统、固件和硬件平台，是使硬件管理具备智能化的新一代通用接口标准。IPMI可以智能型的监视、控制以及自动回报大量服务器的运作状况，藉以降低服务器系统成本。一般而言，管理服务器就是使用IPMI管理平台，而基板管理控制器(BaseboardManagementController，BMC)是管理平台核心控制器。系统管理软件对各个被管理装置的管理，都是通过BMC通信实现的。BMC可以将整个管理平台系统中发生的事件连同时间记录于系统事件日志(SystemEventLog，SEL)中，以供管理者查询。在管理服务器时，对管理者常见的困扰之一是BMC记录于系统事件日志上的时间戳并不是非常地精准。虽然以目前的技术而言，BMC已可以经由基本输入输出系统(BasicInput/OutputSystem，BIOS)在开机时进行时间校正，或是BMC本身已可以支持网络时间协议(NetworkTimeProtocol，NTP)的功能以进行时间校正。然而，上述的时间校正方法仅能确保BMC本身的实时时钟(Real-TimeClock，RTC)的时间正确，却无法保证记录于系统事件日志上的时间戳是正确的，原因在于，BMC是依靠轮询各个传感器以及写入系统事件日志时加入时间戳的，受限于BMC本身的运算能力，BMC并无法提供非常精准的系统事件日志的时间戳，例如，时间戳无法精准到毫秒层级。基于上述的原因，当有多个事件在相近的时间发生时(例如：毫秒层级)，管理者并无法藉由系统事件日志记录的时间戳判断事件发生的先后顺序，时常导致管理者无法正确地找出事件发生的原因，因此，如何使BMC能提供更精准的时间戳，是本领域人员欲解决的问题之一。因此，需要提供一种获取时间戳的方法以及计算机装置来解决上述问题。
技术实现思路
本专利技术提供一种获取时间戳的方法以及使用该方法的计算机装置。本专利技术的一实施例提出一种计算机装置，所述计算机装置包括处理器、计数器电路以及基板管理控制器；所述控制器产生至少一信号；所述计数器电路包括至少一计数器，所述至少一计数器耦接对应的所述至少一信号，且所述至少一计数器接收所述计算机装置中的内部时钟信号；所述基板管理控制器耦接所述至少一计数器；其中，所述基板管理控制器启动所述至少一计数器，所述至少一计数器检测对应的所述至少一信号，以在对应的所述至少一信号激活时依据所述内部时钟信号进行计数以产生计数值，并且，所述基板管理控制器控制所述至少一计数器停止计数，并通过所述至少一计数器中的所述计数值以及停止所述至少一计数器的时间点来获取对应的所述至少一信号的激活时间点，以将所述激活时间点作为所述至少一信号的时间戳。本专利技术的另一实施例提出一种获取时间戳的方法，适用于计算机装置，其步骤包括：首先，由基板管理控制器启动至少一计数器，至少一计数器检测对应的至少一信号，以在对应的至少一信号激活时依据计算机装置的内部时钟信号进行计数以产生计数值。接着，由所述基板管理控制器控制至少一计数器停止计数，并通过至少一计数器中的计数值以及停止至少一计数器的时间点来获取对应的至少一信号的激活时间点，以将激活时间点作为至少一信号的时间戳。本专利技术的另一方面提供一种获取时间戳的方法，适用于计算机装置，所述方法包括：启动至少一计数器，所述至少一计数器检测对应的至少一信号，以在对应的所述至少一信号激活时依据所述计算机装置的内部时钟信号进行计数以产生计数值；以及控制所述至少一计数器停止计数，并通过所述至少一计数器中的所述计数值以及停止所述至少一计数器的时间点来获取对应的所述至少一信号的激活时间点，以将所述激活时间点作为所述至少一信号的时间戳。基于上述，本专利技术藉由计数器辅助基板管理控制器记录事件发生的时间戳，可使计算机装置在记录事件发生的时间戳时，不会因为基板管理控制器本身的运算能力不足而影响时间戳的精确度。通过计数器中的计数值以及停止计数器的时间点来获取对应信号的激活时间点，无论基板管理控制器的固件提早或延后去读取计数器电路上的计数值，都不会影响到所获取激活时间点的准确度。如此，当多个事件同时发生或发生时间点非常相近时，系统事件日志仍能非常精准地记录各事件的时间戳，帮助系统管理者判断各个事件发生的先后顺序。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1是依据本专利技术一实施例绘示计算机装置的示意图。图2是依据本专利技术一实施例绘示计算机装置内部信号的时序图。图3是依据本专利技术一实施例绘示另一计算机装置的示意图。图4是依据本专利技术一实施例绘示获取时间戳的方法。图5是依据本专利技术一实施例绘示另一获取时间戳的方法。主要组件符号说明：100、300电子装置110、310处理器130、330计数器电路131、331、333计数器150、350基板管理控制器201、203、205时间点207时间区间CV1、CV2计数值I1、I2信号IC内部时钟信号on启动指令SW1、SW2停止指令S401、S403、S501、S503、S505步骤具体实施方式图1是依据本专利技术一实施例绘示计算机装置100的示意图。计算机装置100可包括处理器110、计数器电路130及基板管理控制器150。处理器110可经配置以处理数字信号，并执行本专利技术的实施例提出的获取时间戳方法。处理器110的功能可利用如程序单元，如微处理器、微控制器、数字信号处理器(DigitalSignalProcessor，DSP)芯片、现场可编程门阵列(Field-programmableGateArray，FPGA)、复杂可编程逻辑装置(ComplexProgrammableLogicDevice，CPLD)等实现。计数器电路130包括至少一计数器131，计数器131可接收计算机装置100的内部时钟信号(InternalClock)IC。此外，计数器131可响应于接收启动指令on而开始累加计数值CV1，也可响应于接收停止指令SW1而停止累加计数值CV1。计数器电路130的功能可通过复杂可编程逻辑装置、现场可编程门阵列等实现，且启动指令on以及停止指令SW1可以是软件指令(SoftwareCommand)，本专利技术并不加以限制。基板管理控制器150耦接计数器131，并且可作为IPMI管理平台的核心控制器。系统管理软件可通过基板管理控制器150与管理平台系统中的各个装置通信，藉以进行远程的管理。基板管理控制器150可将整个管理平台系统中发生的事件连同时间记录于系统事件日志(SystemEventLog，SEL)中，以供系统管理者查询。在本实施例中，处理器110可经配置以产少至少一信号I1。举例而言，信号I1可以是因处理器机器检查错误(CPUMachineCheckError，以下简称MCError)或存储器无法校正错误(MemoryUncorrectableError本文档来自技高网...

【技术保护点】
1.一种计算机装置，所述计算机装置包括：处理器，所述处理器产生至少一信号；计数器电路，所述计数器电路包括至少一计数器，所述至少一计数器耦接对应的所述至少一信号，且所述至少一计数器接收所述计算机装置中的内部时钟信号；以及基板管理控制器，所述基板管理控制器耦接所述至少一计数器，其中，所述基板管理控制器启动所述至少一计数器，所述至少一计数器检测对应的所述至少一信号，以在对应的所述至少一信号激活时依据所述内部时钟信号进行计数以产生计数值，并且，所述基板管理控制器控制所述至少一计数器停止计数，并通过所述至少一计数器中的所述计数值以及停止所述至少一计数器的时间点来获取对应的所述至少一信号的激活时间点，以将所述激活时间点作为所述至少一信号的时间戳。

【技术特征摘要】
2017.05.25 TW 1061173341.一种计算机装置，所述计算机装置包括：处理器，所述处理器产生至少一信号；计数器电路，所述计数器电路包括至少一计数器，所述至少一计数器耦接对应的所述至少一信号，且所述至少一计数器接收所述计算机装置中的内部时钟信号；以及基板管理控制器，所述基板管理控制器耦接所述至少一计数器，其中，所述基板管理控制器启动所述至少一计数器，所述至少一计数器检测对应的所述至少一信号，以在对应的所述至少一信号激活时依据所述内部时钟信号进行计数以产生计数值，并且，所述基板管理控制器控制所述至少一计数器停止计数，并通过所述至少一计数器中的所述计数值以及停止所述至少一计数器的时间点来获取对应的所述至少一信号的激活时间点，以将所述激活时间点作为所述至少一信号的时间戳。2.如权利要求1所述的计算机装置，其中所述基板管理控制器将停止所述至少一计数器的时间点减去所述内部时钟信号的周期乘以所述计数值的数值，以获得所述激活时间点。3.如权利要求1所述的计算机装置，其中所述至少一信号为所述处理器发出的中断信号。4.如权利要求1所述的计算机装置，其中所述计数器电路以复杂...

【专利技术属性】
技术研发人员：叶俊杰，吴明升，
申请(专利权)人：纬颖科技服务股份有限公司，
类型：发明
国别省市：中国台湾,71