一种超高频时钟数据同步电路制造技术

本发明专利技术公开了一种超高频时钟数据同步电路，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0。本发明专利技术对于不同的单元采用同一个时钟，让数据和时钟经过传输门和锁存器，确保数据和时钟相位对齐，而且本采样电路结构简单，可以工作在高频状态下。

【技术实现步骤摘要】
一种超高频时钟数据同步电路
本专利技术属于集成电路设计领域，具体涉及一种超高频时钟数据同步电路。
技术介绍
目前，很多电路，特别是复杂的数字系统没，都会采用时钟信号。时间可以通过时钟信号触发，事件可以采用时钟信号来控制电路中不同事件的顺序。一个典型的例子是寄存器/写数据均需要事中控制。但是，不同电路或同一电路的不同单元经常会采用不同的时钟，是时序上不可预知。因此，在数据传递时，很容易导致收到的数据不正确，电路工作不正常。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的主要目的在于提供一种超高频时钟数据同步电路，旨在解决采样电路采样出的数据在时序上不符合解串时钟要求的问题。本专利技术的目的是通过以下技术方案实现的：一种超高频时钟数据同步电路，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0；M145的源极接地，栅极与clk_90_o1连接，漏极分别与M148和M147的源极连接；M147的栅极与N87连接，漏极分别与M150和M151的源极连接；M151的栅极与DS270_n0连接，M150的栅极与DS270_p0连接；M148的栅极与N86连接，漏极分别与M149和M152的源极连接；M149的栅极与DS270_n1连接，M152的栅极与DS270_p1连接；M152和M150的漏极均和M153的源极、I90的接地极、I91的接地极连接；M153的栅极与clk_270_o1连接，M153的源极接地；M149的漏极与M165的漏极、I94的输入端、I91的输入端、I90的输出端连接；M151的漏极与M164的漏极、I95的输入端、I91的输出端、I90的输入端连接；I90的电源极、I91的电源极、M165的源极、M164的源极和Vdd连接；M165和M164的栅极均和Clk_270_o1连接；I94的输出端和TG1的输入端连接，TG1的输出端和I93的输出端和I92的输入端连接；TG1的两个栅极分别与Clk_270_o1和Clk_90_o1连接；I93的输入端与I92的输出端均与I0的输入端连接；I95的输出端和TG2的输入端连接，TG1的输出端和I0的输入端连接；TG2的两个栅极分别与Clk_270_o1和Clk_90_o1连接；DS270_n1和DS270_p1是一对差分输入信号；DS270_n0和DS270_p0是一对差分输入信号，且与DS270_n1和DS270_p1这对差分信号相位保持一致；N86和N87是一对差分输入信号；clk_90_o1和clk_270_o1是一对差分脉冲信号。进一步地，反相器I91包括MOS管M157和M154；M155和M157的栅极均与M149的漏极连接，M155和M157的漏极极均I90的输入端连接；M155的源极与M152的漏极连接，M157的源极与Vdd连接。进一步地，反相器I90包括MOS管M154和M156；M154和M156的栅极均与M151的漏极和I91的输出端连接，M154和M156的漏极均M149的漏极连接；M154的源极与M153的漏极连接，M157的源极与Vdd连接。进一步地，传输门TG1包括MOS管M161和M167；M161的漏极和M167的源极、I94的输出端连接，M161的源极和M167的漏极、I93的输出端、I92的输入端连接；M161的栅极和clk_270_o1连接；M167的栅极和clk_90_o1连接。进一步地，传输门TG2包括MOS管M166和M160；M160的漏极和M166的源极、I0的输入端连接，M160的源极和M166的漏极、I95的输出端连接；M160的栅极和clk_270_o1连接；M166的栅极和clk_90_o1连接。与现有技术相比，本专利技术至少具有以下优点：现有电路不同单元经常会采用不同的时钟，是时序上不可预知。因此，在数据传递时，很容易导致收到的数据不正确，电路工作不正常。本专利技术对于不同的单元采用同一个时钟，让数据和时钟经过传输门和锁存器，确保数据和时钟相位对齐，而且本采样电路结构简单，可以工作在高频状态下。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为超高频时钟数据同步电路的结构示意图；图2为实施例1中每个节点的电压仿真波形图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。在本专利技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。另外，本专利技术各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。实施例1本专利技术实施例提供了超高频时钟数据同步电路，如图1所示，包括MOS管M145、M147～M157、M160、M161、M164～M167、反相器I92～I95、缓冲器I0；M145的源极接地，栅极与clk_90_o1连接，漏极分别与M148和M147的源极连接；M147的栅极与N87连接，漏极分别与M150和M151的源极连接；M151的栅极与DS270_n0连接，M150的栅极与DS270_p1连接；M148的栅极与N86连接，漏极分别与M149和M152的源极连接；M149的栅极与DS270_n1连接，M152的栅极与DS270_p1连接；M152和M150的漏极均和M155、M154、M153的源极连接；M153的栅极与clk_270_o1连接，M153的源极接地；M149的漏极与M165、M154、M156的漏极、M1455、M157的栅极、I94的输入端连接；M151的漏极与M155、M157、M164的漏极、M154、M1本文档来自技高网...

【技术保护点】
1.一种超高频时钟数据同步电路，其特征在于，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0；M145的源极接地，栅极与clk_90_o1连接，漏极分别与M148和M147的源极连接；M147的栅极与N87连接，漏极分别与M150和M151的源极连接；M151的栅极与DS270_n0连接，M150的栅极与DS270_p0连接；M148的栅极与N86连接，漏极分别与M149和M152的源极连接；M149的栅极与DS270_n1连接，M152的栅极与DS270_p1连接；M152和M150的漏极均和M153的源极、I90的接地极、I91的接地极连接；M153的栅极与clk_270_o1连接，M153的源极接地；M149的漏极与M165的漏极、I94的输入端、I91的输入端、I90的输出端连接；M151的漏极与M164的漏极、I95的输入端、I91的输出端、I90的输入端连接；I90的电源极、I91的电源极、M165的源极、M164的源极和Vdd连接；M165和M164的栅极均和Clk_270_o1连接；I94的输出端和TG1的输入端连接，TG1的输出端和I93的输出端和I92的输入端连接；TG1的两个栅极分别与Clk_270_o1和Clk_90_o1连接；I93的输入端与I92的输出端均与I0的输入端连接；I95的输出端和TG2的输入端连接，TG1的输出端和I0的输入端连接；TG2的两个栅极分别与Clk_270_o1和Clk_90_o1连接；DS270_n1和DS270_p1是一对差分输入信号；DS270_n0和DS270_p0是一对差分输入信号，且与DS270_n1和DS270_p1这对差分信号相位保持一致；N86和N87是一对差分输入信号；clk_90_o1和clk_270_o1是一对差分脉冲信号。...

【技术特征摘要】
1.一种超高频时钟数据同步电路，其特征在于，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0；M145的源极接地，栅极与clk_90_o1连接，漏极分别与M148和M147的源极连接；M147的栅极与N87连接，漏极分别与M150和M151的源极连接；M151的栅极与DS270_n0连接，M150的栅极与DS270_p0连接；M148的栅极与N86连接，漏极分别与M149和M152的源极连接；M149的栅极与DS270_n1连接，M152的栅极与DS270_p1连接；M152和M150的漏极均和M153的源极、I90的接地极、I91的接地极连接；M153的栅极与clk_270_o1连接，M153的源极接地；M149的漏极与M165的漏极、I94的输入端、I91的输入端、I90的输出端连接；M151的漏极与M164的漏极、I95的输入端、I91的输出端、I90的输入端连接；I90的电源极、I91的电源极、M165的源极、M164的源极和Vdd连接；M165和M164的栅极均和Clk_270_o1连接；I94的输出端和TG1的输入端连接，TG1的输出端和I93的输出端和I92的输入端连接；TG1的两个栅极分别与Clk_270_o1和Clk_90_o1连接；I93的输入端与I92的输出端均与I0的输入端连接；I95的输出端和TG2的输入端连接，TG1的输出端和I0的输入端连接；TG2的两个栅极分别与Clk_270_o1和Clk_90_o1连接；DS270_n1和DS270_p1是一...

【专利技术属性】
技术研发人员：唐枋，
申请(专利权)人：重庆湃芯入微科技有限公司，
类型：发明
国别省市：重庆,50