神经突触单元电路、神经网络电路和信息处理系统技术方案

一种神经突触单元电路、神经网络电路、信息处理系统和信息处理方法。该神经突触单元电路包括第一权重电路和第二权重电路，第一权重电路包括第一阻变电路和第一开关电路，第一阻变电路和第一位线端以及第一开关电路电连接，第一开关电路和第一字线端、第一阻变电路以及源线端电连接；第二权重电路包括第二阻变电路和第二开关电路，第二阻变电路和第二位线端以及第二开关电路电连接，第二开关电路和第二字线端、第二阻变电路以及源线端电连接。该神经突触单元电路可以表示神经网络权重矩阵中的一个有正负的权重值。

Neurosynaptic Unit Circuit, Neural Network Circuit and Information Processing System

The invention relates to a synaptic unit circuit, a neural network circuit, an information processing system and an information processing method. The synaptic unit circuit includes the first weight circuit and the second weight circuit. The first weight circuit includes the first resistance circuit and the first switch circuit, the first resistance circuit and the first line end and the first switch circuit, the first switch circuit and the first word line end, the first resistance circuit and the source line end. The second weight circuit includes the second resistor circuit and the second switch circuit, the second resistor circuit and the second line end as well as the second switch circuit electrical connection, the second switch circuit and the second word line end, the second resistor circuit and the source line end electrical connection. The synaptic unit circuit can represent a positive and negative weight value in the weight matrix of the neural network.

【技术实现步骤摘要】
神经突触单元电路、神经网络电路和信息处理系统
本公开的实施例涉及一种神经突触单元电路、神经网络电路、信息处理系统和信息处理方法。
技术介绍
在神经形态
，可以通过构建类似人类大脑结构的计算架构来大幅提高计算机的数据处理能力和机器学习能力。与基于通用中央处理器(CPU)的串行软件实现方式相比，通过电路器件和硬件系统模拟生物神经活动的实现方式允许大量的并行计算，具有高运算速度、低功耗等优点，成为神经形态
的重要研究方向。忆阻器具有集成度高、功耗低、连续阻变、非挥发性和兼容CMOS工艺等特性，被广泛应用于神经网络电路中。由忆阻器构造的交叉阵列广泛应用于多层神经网络、自适应谐振网络以及卷积神经网络中，可以实现神经网络的权重调节。
技术实现思路
本公开至少一实施例提供一种神经突触单元电路，包括第一权重电路和第二权重电路，所述第一权重电路包括第一阻变电路和第一开关电路，所述第一阻变电路和第一位线端以及所述第一开关电路电连接，所述第一开关电路和第一字线端、所述第一阻变电路以及源线端电连接；所述第二权重电路包括第二阻变电路和第二开关电路，所述第二阻变电路和第二位线端以及所述第二开关电路电连接，所述第二开关电路和第二字线端、所述第二阻变电路以及所述源线端电连接。例如，在本公开一实施例提供的神经突触单元电路中，所述神经突触单元被配置为在进行计算操作时，施加至所述第一位线端的第一位线电压大于施加至所述源线端的源线电压，且施加至所述第二位线端的第二位线电压小于所述源线电压。例如，在本公开一实施例提供的神经突触单元电路中，所述第一阻变电路包括第一忆阻器，所述第一开关电路包括第一晶体管，所述第一忆阻器的第一极和所述第一位线端连接，所述第一忆阻器的第二极和所述第一晶体管的第一极连接，所述第一晶体管的栅极和所述第一字线端连接，所述第一晶体管的第二极和所述源线端连接；所述第二阻变电路包括第二忆阻器，所述第二开关电路包括第二晶体管，所述第二忆阻器的第一极和所述第二位线端连接，所述第二忆阻器的第二极和所述第二晶体管的第一极连接，所述第二晶体管的栅极和所述第二字线端连接，所述第二晶体管的第二极和所述源线端连接。例如，在本公开一实施例提供的神经突触单元电路中，所述第一忆阻器和所述第二忆阻器包括阻值渐变型器件。本公开至少一实施例还提供一种神经网络电路，包括多个呈阵列排布的如本公开的实施例提供的任一神经突触单元电路，所述阵列包括多行和多列。例如，在本公开一实施例提供的神经网络电路中，每一行神经突触单元电路对应设置一条第一位线和一条第二位线，所述第一位线和对应行神经突触单元电路中的所述第一阻变电路电连接，所述第二位线和对应行神经突触单元电路中的所述第二阻变电路电连接；每一列神经突触单元电路对应设置一条第一字线、一条第二字线以及一条源线，所述第一字线和对应列神经突触单元电路中的所述第一开关电路电连接，所述第二字线和对应列神经突触单元电路中的所述第二开关电路电连接，所述源线和对应列神经突触单元电路中的所述源线端电连接。例如，在本公开一实施例提供的神经网络电路中，每一行神经突触单元电路对应设置一条第一位线、一条第二位线、一条第一字线以及一条第二字线，所述第一位线和对应行神经突触单元电路中的所述第一阻变电路电连接，所述第二位线和对应行神经突触单元电路中的所述第二阻变电路电连接，所述第一字线和对应行神经突触单元电路中的所述第一开关电路电连接，所述第二字线和对应行神经突触单元电路中的所述第二开关电路电连接；每一列神经突触单元电路对应设置一条源线，所述源线和对应列神经突触单元电路中的所述源线端电连接。例如，在本公开一实施例提供的神经网络电路中，每一行神经突触单元电路对应设置一条第一位线和一条第二位线，所述第一位线和对应行神经突触单元电路中的所述第一阻变电路电连接，所述第二位线和对应行神经突触单元电路中的所述第二阻变电路电连接；每一列神经突触单元电路对应设置一条字线以及一条源线，所述字线和对应列神经突触单元电路中的所述第一开关电路以及所述第二开关电路电连接，所述源线和对应列神经突触单元电路中的所述源线端电连接。例如，在本公开一实施例提供的神经网络电路中，每一行神经突触单元电路对应设置一条第一位线、一条第二位线以及一条字线，所述第一位线和对应行神经突触单元电路中的所述第一阻变电路电连接，所述第二位线和对应行神经突触单元电路中的所述第二阻变电路电连接，所述字线和对应行神经突触单元电路中的所述第一开关电路以及所述第二开关电路电连接；每一列神经突触单元电路对应设置一条源线，所述源线和对应列神经突触单元电路中的所述源线端电连接。本公开至少一实施例还提供一种信息处理系统，包括本公开的实施例提供的任一神经网络电路控制电路、驱动电路和输出电路。所述控制电路被配置为在进行计算操作时，根据输入的待处理数据向所述驱动电路发送控制信号；所述驱动电路被配置为根据所述控制信号向所述神经网络电路提供驱动电压；所述输出电路被配置为对所述神经网络电路的输出结果进行处理。例如，在本公开一实施例提供的信息处理系统中，在所述神经网络电路包括m行神经突触单元电路的情形下，所述待处理数据包括1*m的一维矩阵数据，m为大于1的整数。例如，在本公开一实施例提供的信息处理系统中，所述输出电路包括采样保持电路和模数转换电路；所述采样保持电路被配置为采集所述神经网络电路输出的模拟电流，所述模数转换电路被配置为将所述模拟电流转换为数字电流。例如，在本公开一实施例提供的信息处理系统中，所述输出电路包括采样保持电路和模数转换电路；所述采样保持电路被配置为采集所述神经网络电路输出的模拟电流并将所述模拟电流转换为模拟电压，所述模数转换电路被配置为将所述模拟电压转换为数字电压。本公开的实施例还提供一种信息处理方法，用于本公开的实施例提供的信息处理系统，该方法包括：根据待处理数据向所述驱动电路发送控制信号；根据所述控制信号向所述神经网络电路提供驱动电压；以及对所述神经网络电路的输出结果进行处理。例如，本公开一实施例提供的信息处理方法还包括：根据预设权重矩阵对所述神经网络电路进行初始化。例如，在本公开一实施例提供的信息处理方法中，所述根据预设权重矩阵对所述神经网络电路进行初始化包括：对所述神经网络电路中的每个神经突触单元电路进行置位和/或复位操作；以及检测所述神经网络电路中的每个神经突触单元电路的电导值是否和所述预设权重矩阵中对应的权重值相同。例如，本公开一实施例提供的信息处理方法还包括：如果所述神经网络电路中的每个神经突触单元电路的电导值和所述预设权重矩阵中对应的权重值不同，则继续进行所述置位和/或所述复位操作，直到所述神经网络电路中的每个神经突触单元电路的电导值和所述预设权重矩阵中对应的权重值相同。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。图1为一种神经突触单元电路的示意图；图2为一种由图1中所示的神经突触单元电路构成的神经网络电路的示意图；图3为本公开一实施例提供的一种神经突触单元电路的示意图；图4为本公开一实施例提供的一种神经突触单元电路的电路图；图5为本公开一实施例提供的一种神经网络电路本文档来自技高网...

【技术保护点】
1.一种神经突触单元电路，包括第一权重电路和第二权重电路；其中，所述第一权重电路包括第一阻变电路和第一开关电路，所述第一阻变电路和第一位线端以及所述第一开关电路电连接，所述第一开关电路和第一字线端、所述第一阻变电路以及源线端电连接；所述第二权重电路包括第二阻变电路和第二开关电路，所述第二阻变电路和第二位线端以及所述第二开关电路电连接，所述第二开关电路和第二字线端、所述第二阻变电路以及所述源线端电连接。

【技术特征摘要】
1.一种神经突触单元电路，包括第一权重电路和第二权重电路；其中，所述第一权重电路包括第一阻变电路和第一开关电路，所述第一阻变电路和第一位线端以及所述第一开关电路电连接，所述第一开关电路和第一字线端、所述第一阻变电路以及源线端电连接；所述第二权重电路包括第二阻变电路和第二开关电路，所述第二阻变电路和第二位线端以及所述第二开关电路电连接，所述第二开关电路和第二字线端、所述第二阻变电路以及所述源线端电连接。2.根据权利要求1所述的神经突触单元电路，其中，所述神经突触单元被配置为在进行计算操作时，施加至所述第一位线端的第一位线电压大于施加至所述源线端的源线电压，且施加至所述第二位线端的第二位线电压小于所述源线电压。3.根据权利要求1或2所述的神经突触单元电路，其中，所述第一阻变电路包括第一忆阻器，所述第一开关电路包括第一晶体管，所述第一忆阻器的第一极和所述第一位线端连接，所述第一忆阻器的第二极和所述第一晶体管的第一极连接，所述第一晶体管的栅极和所述第一字线端连接，所述第一晶体管的第二极和所述源线端连接；所述第二阻变电路包括第二忆阻器，所述第二开关电路包括第二晶体管，所述第二忆阻器的第一极和所述第二位线端连接，所述第二忆阻器的第二极和所述第二晶体管的第一极连接，所述第二晶体管的栅极和所述第二字线端连接，所述第二晶体管的第二极和所述源线端连接。4.根据权利要求3所述的神经突触单元电路，其中，所述第一忆阻器和所述第二忆阻器包括阻值渐变型器件。5.一种神经网络电路，包括多个呈阵列排布的如权利要求1-4任一所述的神经突触单元电路，所述阵列包括多行和多列。6.根据权利要求5所述的神经网络电路，其中，每一行神经突触单元电路对应设置一条第一位线和一条第二位线，所述第一位线和对应行神经突触单元电路中的...

【专利技术属性】
技术研发人员：吴华强，伍冬，钱鹤，高滨，刘琪，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11